使用Altium Designer设计隔离电路超详细版-开发者社区

手把手教你用Altium Designer搞定隔离电路设计

在工业控制、医疗设备和通信系统中，你有没有遇到过这样的问题：明明电路逻辑没问题，可通信就是不稳定？示波器一抓波形，满屏都是噪声。或者更危险的——设备外壳带电，轻轻一碰就“麻手”？

这些问题，八成是地环路惹的祸。

要彻底解决它，就得靠一项关键技术：电气隔离。而今天我们要讲的，不是泛泛而谈“什么是隔离”，而是实打实地告诉你：怎么用 Altium Designer 把隔离电路从原理图到PCB完整做出来，还能过安规认证。

这是一篇写给实战派工程师的教程，不玩虚的。我们从最底层的物理机制讲起，一步步带你画出符合IEC标准的隔离区域，设置爬电距离规则，并以一个真实的RS-485接口为例，全程演示如何规避90%新手都会踩的坑。

隔离的本质：不只是“断开地线”那么简单

很多人以为，只要把两个系统的GND不连在一起，就算实现了隔离。错得离谱。

真正的电气隔离，是在没有直接电气连接的前提下，依然能传递信号或能量。它的核心目标有三个：

保命——防止高压窜入低压侧，危及人身安全；
抗扰——切断接地环路，消除共模噪声；
兼容——让工作在不同电位的模块也能正常通信。

实现方式主要有三种：

类型	原理	典型器件	适用场景
光耦隔离	电 → 光 → 电转换	PC817、6N137	模拟信号、低速数字
磁隔离	高频变压器耦合	ADuM系列、Si86xx	高速SPI、I²C、CAN
电容隔离	差分电容传输高频信号	ISO77xx系列	高EMI环境、高集成度

别小看这些芯片，它们内部其实都藏着精巧的设计。比如ADI的iCoupler技术，用的是微型片上变压器，把信号调制成100MHz以上的脉冲跨过去；而Silicon Labs的数字隔离器，则靠双电容结构实现双向通信。

但无论哪种，最终落到PCB上，都必须满足两个硬性指标：

电气间隙（Clearance）：空气中的最短直线距离。
爬电距离（Creepage）：沿绝缘材料表面的最短路径。

这两个值可不是随便定的。举个例子：如果你的产品要通过IEC 62368-1标准，在污染等级2环境下，工作电压为250V AC时，爬电距离至少需要8mm，电气间隙也要≥2mm。

记不住没关系，下面这张表你可以直接收藏备用：

工作电压 (RMS)	推荐爬电距离	推荐电气间隙
≤50V	≥1.5mm	≥0.6mm
150V	≥3.2mm	≥1.5mm
250V	≥8.0mm	≥2.0mm
400V	≥10.0mm	≥3.0mm

注：具体数值需根据CTI（ Comparative Tracking Index）、污染等级和海拔修正。FR-4板材通常CTI=600，属于IIIa类材料。

实战第一步：电源也要隔离？当然！

信号隔离了，但如果两边共用同一个电源，那等于白忙活一场。

所以，隔离电源是整个系统的基础。常见方案有两种：

使用成品隔离DC-DC模块，如RECOM R0505S、TI DCR01；
自行设计反激式开关电源，配合光耦反馈稳压。

对于大多数应用来说，我强烈建议优先选第一种——省事、可靠、已通过安规认证。

比如B0505XT-1WR2这种5kV隔离的小模块，SMD封装，贴上去就行。输入5V，输出独立5V，自带短路保护，效率也不错。

但在布局时要注意几点：

初级和次级元件必须严格分区；
变压器下方禁止走任何信号线，避免磁场干扰；
所有次级侧的地（GND2）只能接到模块的输出地，绝不能和主地（GND1）有任何连接；
如果使用外部分立反馈电路（如TL431 + 光耦），反馈回路要紧凑，远离噪声源。

说到底，你的PCB上要有两条完全独立的“生命线”：一条属于MCU世界，另一条属于总线或传感器世界。

光耦 vs 数字隔离器：谁更适合你的项目？

说到信号隔离，老工程师第一反应可能是“加个光耦”。确实，PC817便宜又经典，但它的缺点也很明显：

传输速率慢（一般<1Mbps）；
LED会老化，寿命有限；
输入端需要限流电阻，占用空间；
温漂大，模拟隔离精度差。

而现代数字隔离器（如ADuM1401、Si8642）采用CMOS工艺+微变压器/电容耦合，优势非常明显：

特性	光耦	数字隔离器
最高速率	<10 Mbps	高达150 Mbps
功耗	高（驱动LED）	极低（μA级待机）
寿命	存在衰减	几乎无损耗
集成度	单通道为主	支持4~6通道集成
引脚兼容性	多为DIP/SOIC	小型化QFN封装

更重要的是，数字隔离器用起来就像普通IO一样简单。不需要计算限流电阻，也不用担心CTR（电流传输比）下降导致失效。

来看一段实际代码，这是STM32驱动SPI外设并通过ADuM1401进行隔离通信的初始化配置：

void SPI_Init_Isolated(void) { __HAL_RCC_GPIOA_CLK_ENABLE(); __HAL_RCC_SPI1_CLK_ENABLE(); GPIO_InitTypeDef gpio = {0}; // SCK, MOSI, MISO 经过ADuM1401隔离后接入PA5/6/7 gpio.Pin = GPIO_PIN_5 | GPIO_PIN_6 | GPIO_PIN_7; gpio.Mode = GPIO_MODE_AF_PP; // 复用推挽输出 gpio.Alternate = GPIO_AF5_SPI1; HAL_GPIO_Init(GPIOA, &gpio); // CS脚同样需要隔离 gpio.Pin = GPIO_PIN_4; gpio.Mode = GPIO_MODE_OUTPUT_PP; // 普通推挽输出 HAL_GPIO_Init(GPIOA, &gpio); HAL_GPIO_WritePin(GPIOA, GPIO_PIN_4, GPIO_PIN_SET); // 默认高 // SPI主机模式初始化 hspi1.Instance = SPI1; hspi1.Init.Mode = SPI_MODE_MASTER; hspi1.Init.BaudRatePrescaler = SPI_BAUDRATEPRESCALER_16; // ~1MHz hspi1.Init.Direction = SPI_DIRECTION_2LINES; hspi1.Init.DataSize = SPI_DATASIZE_8BIT; HAL_SPI_Init(&hspi1); }

看到没？代码层面根本不用关心“这是隔离后的信号”，因为ADuM1401已经帮你完成了电平匹配和地隔离。你只需要确保所有相关引脚都被正确隔离即可。

所以我的建议很明确：
-低成本、低速场合（比如继电器控制、状态检测）→ 用光耦；
-高速通信、长期运行、高可靠性需求→ 直接上数字隔离器。

案例实战：做一个工业级隔离RS-485节点

现在我们来动手做一个真实项目：基于STM32的隔离RS-485通信接口。

系统组成

主控：STM32F103C8T6
隔离UART：Si8642（四通道数字隔离器）
隔离收发器：ADM2587E（集成隔离电源！）
外部供电：12V转5V DC-DC

重点来了：ADM2587E内部集成了隔离DC-DC和隔离RS-485收发器，这意味着你不需要额外设计隔离电源！这对小型化产品简直是福音。

整个系统划分为两个域：

低压侧（Low Side）：MCU、隔离器输入端，接GND1；
高压侧（High Side）：ADM2587E、RS-485总线，接GND2，可连接大地。

数据流向如下：
1. MCU发送TX → Si8642 → 跨隔离屏障 → ADM2587E的TxD引脚；
2. ADM2587E驱动A/B差分线上总线；
3. 接收时，ADM2587E的RxD经Si8642返回MCU的RX口。

由于ADM2587E自带隔离电源，只需在外围加上几个滤波电容就能工作，极大简化了设计复杂度。

在Altium Designer里怎么做？这才是重点！

前面讲的都是理论，现在我们进入正题：如何在Altium Designer中一步步实现这个隔离设计。

第一步：原理图阶段，先“画界”

很多人的失败，始于原理图就没搞清楚边界。

1. 定义独立电源网络

不要只画一个GND！你要明确创建：

+3.3V/+5V（主电源）
+3.3V_ISO/+5V_ISO（隔离电源）
GND（主地）
GND_ISO（隔离地）

使用Power Port放置时，记得改名字，别全叫GND。

2. 标注跨隔离信号

所有穿过隔离屏障的信号，都要加_ISO后缀，比如：

UART_TX_ISO
RESET_ISO
nCS_ISO

这样不仅自己看得清，后续做规则检查也方便。

3. 添加设计注释

在原理图空白处加一句醒目的文字：

“⚠️ 此区域为安全隔离区，GND与GND_ISO严禁短接！”

还可以插入一个“Design Directive”，用于后续绑定PCB规则。

第二步：PCB布局，物理隔离才是真隔离

到了PCB，才是真正考验功力的地方。

1. 划分功能区域（Room）

打开Room功能，新建两个区域：

Main_Circuit：放MCU、晶振、复位电路等；
Isolation_Zone：放Si8642、ADM2587E、总线接口。

右键元件 → “Move Into Room”，自动归位。

2. 设置禁布区（Keepout Area）

这是最关键的一步！

在GND1和GND2之间，画一条宽度至少8mm的矩形Keepout区域：

Place → Keepout → Track

在这个区域内：
- 不允许走线；
- 不允许铺铜；
- 不允许打过孔；
- 连丝印都不能跨越！

目的只有一个：强制制造足够的爬电距离。

3. 分割内层平面（适用于四层板）

如果你做的是四层板（Signal - GND - PWR - Signal），可以在Layer Stack Manager中将第二层设为Split Plane。

然后使用Split Planes功能，把GND层切成两半：

一侧连接GND1；
另一侧连接GND2；
中间留出≥8mm间隙。

注意：分割线不能太窄，否则容易击穿。建议宽度≥2mm，并用阻焊覆盖。

第三步：布线与规则设置

1. 设置 Clearance 规则

进入Design → Rules，添加新规则：

名称：Isolation_Creepage
层级：High Priority
查询条件：(InNetClass('Iso_Nets') || InComponent('Si8642'))
Clearance：8mm

这里的“Iso_Nets”是你提前建好的网络类，包含所有跨隔离信号。

这样一来，当你试图在隔离区走线太近时，DRC就会立刻报警。

2. 手动布线关键信号

所有跨隔离信号必须走顶层或底层，禁止穿越中间层，以防通过过孔意外耦合。

走线尽量短，避开高压节点（如电源入口、雷击防护区）。转弯用45°或圆弧，减少EMI辐射。

3. 覆铜处理

Top层分别铺铜：

GND1_REGION：连接主地；
GND2_REGION：连接隔离地。

设置Polygon Connect Style为“Relief”（十字连接），避免散热过度影响焊接。

最关键的是：两个铜皮之间的边缘间距必须≥8mm。可以用测量工具随时核对。

第四步：DRC与安规专项检查

1. 运行常规DRC

勾选所有规则，重点关注：

Clearance violations
Short circuits
Unconnected pins

尤其是光耦或数字隔离器的悬空引脚，记得打“No ERC”标记，否则会被误报。

2. 启用爬电距离专项检查（AD20+）

Altium Designer 20及以上版本支持真正的Creepage Distance Check。

操作路径：

Design → Rules → High Speed → Creepage Distance

设置参数：
- 材料类型：FR-4（默认CTI=600）
- 电压等级：250V AC
- 污染等级：2
- 目标距离：8mm

启用后，系统会自动检测所有跨越隔离边界的网络，并标出不符合要求的路径。

3. 输出隔离报告

最后一步，生成一份PDF格式的“隔离合规性说明”：

截图PCB隔离区布局；
标注实测的clearance和creepage尺寸；
列出所依据的标准（如IEC 62368-1 Clause 5.4）；
附上关键器件的隔离耐压参数（如ADM2587E支持5kV rms）。

这份文档不仅能用于内部评审，还能直接提交给第三方实验室做认证预审。

新手常踩的5个坑，我都替你试过了

别以为按步骤走就万事大吉。以下是我在多个项目中踩过的坑，现在免费送给你避雷：

❌ 坑1：隔离区打了过孔，结果地悄悄连上了

现象：通信正常，但EMC测试不过，浪涌一打就重启。

原因：你在Top层铺了GND1铜皮，Bottom层铺了GND2铜皮，中间打了散热过孔——完了，上下层通过过孔短接了！

✅ 对策：跨隔离区的过孔必须禁用。可用Keepout Layer锁定该区域所有层的操作。

❌ 坑2：用了隔离电源模块，却在旁边放了个非隔离LDO

现象：隔离效果时好时坏。

原因：你在次级侧又接了个AMS1117把5V转成3.3V，但这颗LDO的GND脚没意识到已经是GND2了，结果和其他3.3V系统形成回路。

✅ 对策：所有电源变换都要重新评估地归属。要么全隔离，要么全共地，切忌混搭。

❌ 坑3：爬电距离够了，但忘了CTI材料等级

现象：DRC没报错，但UL认证被拒。

原因：你用了普通FR-4，但工作环境潮湿（污染等级3），按规定爬电距离应加倍。

✅ 对策：选用CTI更高的材料（如Rogers RO4000系列），或增加槽缝（slot）进一步拉长表面路径。

❌ 坑4：数字隔离器供电来自隔离侧，但参考地错了

现象：信号偶尔翻转。

原因：Si8642的VCC2接了5V_ISO，但其GND2脚误接到了主地。

✅ 对策：每一边的电源和地必须成对出现。记住一句话：“谁供电，就跟谁的地”。

❌ 坑5：测试点没做隔离，调试时烧板子

现象：用探头一碰，芯片冒烟。

原因：你在隔离侧的测试点用飞线引到了主控附近的排针上，结果调试时笔记本电脑接地，瞬间形成高压回路。

✅ 对策：隔离区测试点单独引出，或使用隔离探头/无线调试模块。

最后一点忠告：别等做完才想隔离

太多人是在EMC测试失败后才想起要做隔离，那时改板成本极高。

我的建议是：

在项目启动第一天，就画一张“隔离框图”。

这张图不需要多精美，但它要回答几个关键问题：

哪些信号需要隔离？
哪些电源需要隔离？
隔离电压要求是多少？
是否涉及功能安全（如IEC 61508）？

有了这张图，你在选型、画原理图、布局时就有了明确指引。

而且你会发现，一旦规划清晰，Altium Designer里的各种高级功能——Room、Net Class、Split Plane、Creepage Rule——全都变得有用武之地。

如果你正在做一个工业网关、充电桩控制器、医疗监测仪，或者任何可能接触外部恶劣环境的设备，请务必重视隔离设计。

这不是为了应付测试，而是为了让产品真正能在现场稳定运行五年、十年甚至更久。

掌握这套方法，你就不只是“会画PCB”的人，而是真正懂得系统安全设计的硬件工程师。

如果你想获取本案例的完整工程文件（含原理图、PCB、BOM、隔离报告模板），欢迎留言交流。也可以分享你在实际项目中遇到的隔离难题，我们一起拆解。

使用Altium Designer设计隔离电路超详细版