之前的文章中我们大概介绍了HBM的放电模型。
在了解静电放电的模式后，正本清源的工作只做了一半，接下来必须了解静电放电如何影响IC内部，而静电放电电流如何在IC中流窜是有一脉络可循，针对各pin间做交叉放电分析是最基本的测试方式，但并非胡乱交叉测试就能得到结论，必须有一套正确而快速的测试方法做为测试的准则。
今天我们来一起看一下HBM的测试方法。
一、I/O Pin的静电放电测试
静电的累积可能是正的或负的电荷，因此静电放电测试对同一IC脚而言是具有正与负两种极性。对每一I/O (Input or Output) Pin而言，HBM与MM静电放电对IC的放电，有下列四种ESD测试组合，其等效电路示意图如下图所示。
1. PS-mode:VSS脚接地，正的ESD电压出现在该I/O脚对VSS脚放电，此时VDD与其他脚皆浮接；
2. NS-mode:VSS脚接地，负的ESD电压出现在该I/O脚对VSS脚放电，此时VDD与其他脚皆浮接
3. PD-mode:VDD脚接地，正的ESD电压出现在该I/O脚对VDD脚放电，此时VSS与其他脚皆浮接；
4. ND-mode:VDD脚接地，负的ESD电压出现在该I/O脚对VDD脚放电，此时VDD与其他脚浮接。
二、Pin-to-Pin的静电放电测试
但静电放电可能出现在IC的任何两个管脚之间，若该两个管脚之间无直接的相关电路，唯一共同使用的是VDD与VSS电源线相连接。ESD发生在不相干的两个IC脚之间时，静电放电电流会先经由某部份的电路跑到VDD或VSS电源线上，再由VDD或VSS电源连接线跑到另一个IC脚，再由那个IC脚流出IC之外。若每一IC的每两脚之间都要做测试，那么一颗40pin的IC便要有1560种排列组合的ESD测试，这太浪费测试时间。因此，改良后的测试方法如下所示，即所谓的Pin-to-Pin 测试。在该Pin-to-Pin测试组合中，亦由于静电放电的正负极性而分成两种测试模式：
1. Positive-mode:正的ESD电压出现在某一I/O 脚，此时所有其他I/O 脚皆一起接地，但所有的VDD脚与VSS脚皆浮接；
2. Negative-mode:负的ESD电压出现在某一I/O 脚，此时所有其他I/O 脚皆一起接地，但所有的VDD脚与VSS脚皆浮接。
三、VDD-to-VSS的静电放电测试
静电放电也可能发生在VDD脚与VSS脚之间，因此对VDD脚与VSS脚有下列的ESD测试组合，其等效电路示意图如下图所示。
1. Positive-mode:正的ESD电压出现在VDD脚，此时VSS脚接地，但所有I/O 脚皆浮接；
2. Negative-mode:负的ESD电压出现在VDD脚，此时VSS脚接地，但所有I/O 脚皆浮接。
四、Analog Pin的静电放电测试
在Analog IC内常有差分输入级（Differential Pair），例如运算放大器（OP AMP）的输入级，如果该差分输入级的正负输入端都连接到IC的Pin时，这两个输入脚要另外单独做静电放电测试，以验证这两个输入脚所连接的差分输入级会不会被静电放电所破坏，其等效电路示意图如下图所示。
1. Positive-mode:正的ESD电压出现在差分输入级的正输入脚位，此时差分输入级的负输入脚接地，但其他所有I/O 脚以及VDD与VSS脚皆浮接；
2. Negative-mode:负的ESD电压出现在差分输入级的正输入脚位，此时差分输入级的负输入脚接地，但其他所有I/O 脚以及VDD与VSS脚皆浮接。
