OpenClaw系列·036 | 缓存一致性：指令缓存与数据缓存的陷阱与对策
一、一个让我熬夜到凌晨三点的bug
去年做一款工业相机主控板，Cortex-A7双核，跑裸机+轻量级RTOS。功能很简单：DMA从Sensor抓图，CPU做JPEG压缩，然后通过以太网发出去。一切顺利，直到我发现——压缩出来的图片每隔几十帧就会出现一块花屏，像是数据被“吃”掉了一部分。
示波器看DMA传输没问题，内存dump出来数据也对，但CPU读到的就是错的。折腾到凌晨，我试着在压缩函数入口加了个__asm__("DSB")，花屏消失了。那一刻我骂了一句脏话——又是缓存一致性。
如果你做过ARM Cortex-A系列或者RISC-V带MMU的芯片，大概率也遇到过类似问题。指令缓存（I-Cache）和数据缓存（D-Cache）各自为政，CPU自己都不知道自己读到的指令或数据是不是最新的。今天这篇笔记，就把我踩过的坑和填坑的方法写清楚。
二、缓存不一致是怎么发生的
先画个简单的逻辑图（不贴图，用文字描述）：
CPU核心 <-> I-Cache / D-Cache <-> 总线 <-> 主存（DDR/SRAM）
指令缓存只缓存指令，数据缓存只缓存数据。问题出在：代码和数据在物理上可能共享同一块内存区域。
典型场景：
自修改代码（Self-Modifying Code）
