OpenClaw系列：原子操作与内存屏障：多核同步的硬件原语
一、一次深夜的调试噩梦
凌晨两点，示波器探头还夹在板子上，我盯着逻辑分析仪抓到的波形发呆。一个双核Cortex-A7的嵌入式系统，两个核共享一个环形缓冲区——生产者核往缓冲区写数据，消费者核从缓冲区读数据。逻辑上无懈可击：写指针用原子加，读指针用原子加，缓冲区状态用volatile修饰。但跑了一周后，消费者核读到了半截数据——一个结构体的前4字节是新的，后4字节还是旧的。
这不是volatile的问题，也不是原子操作的问题。这是内存序的问题。两个核看到的“内存视图”不一样，就像两个人同时看同一块黑板，一个人写了一半，另一个人就冲过来读——硬件没有保证他们看到的是同一个瞬间的快照。
这个bug让我花了三天才定位到。从那以后，我养成了一个习惯：写多核代码前，先画一张“内存序时间线图”。
二、原子操作：你以为的“原子”可能不是原子
很多嵌入式工程师对原子操作的理解停留在“不会被中断打断”这个层面。在单核MCU上，这基本正确——关中断就能保证原子性。但在多核系统中，事情完全变了。
2.1 硬件原子指令长什么样
ARMv7-A架构提供了LDREX/STREX指令对，这是实现原子操作的基础。看一个最简单的原子加：
// 别这样写：直接读-改-写
