一、什么是 MMCM 和 PLL？它们在 FPGA 中扮演什么角色？
✅定义：
PLL= Phase-Locked Loop（锁相环）
MMCM= Mixed-Mode Clock Manager（混合模式时钟管理器）
它们是 FPGA 中专用时钟生成与管理单元，负责把外部晶振提供的单一时钟“加工”成 FPGA 内部需要的多种高质量时钟。
💡核心价值：
- 频率综合：把 50MHz 变成 100MHz、200MHz、33.33MHz 等任意频率。
- 抖动滤波：显著降低外部时钟抖动，提供干净、稳定的时钟。
- 相位对齐（Deskew）：消除时钟网络延迟，让内部时钟与外部数据完美对齐。
- 相位偏移与多路输出：支持不同相位、不同频率的同步时钟。
- 所有高速设计（DDR、PCIe、以太网、处理器核等）几乎都离不开它们。
📌一句话总结：
MMCM/PLL 是 FPGA 的“时钟心脏”，没有它们，FPGA 就无法高效、稳定地运行。
二、PLL 的工作原理图解（从输入到输出）
PLL 的本质是一个闭环反馈自动调节系统，像一个聪明的“自动调频器”。
典型结构（简化版）：
外部晶振 → CLKIN → [输入分频 D] → PFD → 电荷泵+滤波器 → VCO（高频振荡器） ↑ ↓ [反馈分频 M] ← CLKFBOUT
