【实战】利用AXI DMA Scatter/Gather模式实现FPGA与处理器间高效数据流传输-开发者社区

1. AXI DMA Scatter/Gather模式的核心价值

在FPGA与处理器协同工作的场景中，数据搬运效率往往是系统性能的瓶颈。传统Simple模式就像快递员每次只能携带一个包裹送货，而Scatter/Gather模式则像是配备了智能调度系统的物流车队——它能同时规划多条运输路线，自动合并零散货物，还能在运输过程中释放CPU资源。我在图像处理项目中实测发现，启用SG模式后，1080P视频帧的传输时间从23ms降至7ms，CPU占用率从85%降到12%。

与Simple模式的本质区别在于数据传输的调度机制。Simple模式需要CPU全程参与每个数据块的传输控制，就像手动挡汽车需要频繁换挡；而SG模式通过描述符链表实现自动化调度，相当于自动驾驶模式。具体差异体现在三个维度：

控制方式：Simple模式采用寄存器直接控制，SG模式通过描述符链表管理
缓冲区支持：Simple仅支持单一连续内存块，SG可处理非连续多区域数据
中断频率：Simple每个传输触发中断，SG支持批量传输完成中断

2. Scatter/Gather工作原理深度解析

2.1 描述符链表的内存结构

描述符链表是SG模式的"大脑"，每个描述符包含三个关键字段：

typedef struct { u32 next_desc_ptr; // 下一个描述符地址 u32 buffer_addr; // 数据缓冲区地址 u32 control; // 控制字段(长度/状态/标志位) } XAxiDma_Bd;

在实际项目中，我通常会在BRAM中预分配描述符区域。例如为4K视频处理分配256个描述符，每个描述符管理16KB数据块。关键技巧是保证描述符地址64字节对齐（XAXIDMA_BD_MINIMUM_ALIGNMENT），否则会出现总线错误。

2.2 硬件自动化的传输流程

SG DMA引擎的工作流程就像智能流水线：

CPU构建描述符链表并写入起始地址到DMA控制器
DMA按链表顺序获取描述符，自动发起AXI总线传输
传输完成后更新描述符状态位并触发中断
CPU通过轮询或中断回收描述符

关键优化点：通过设置描述符的SOF(Start of Frame)和EOF(End of Frame)标志，可以实现数据包的自动封装。我在网络协议栈实现中，就用这个特性将多个IP分片重组为完整数据包。

3. Vivado工程配置实战

3.1 IP核参数设置要点

在Vivado 2022.1中配置AXI DMA时，这些选项直接影响SG模式性能：

Enable Scatter Gather Engine：必须勾选
Width of Buffer Length Register：建议设为23位（支持8MB单次传输）
Enable Cyclic BD Mode：循环缓冲区模式适合视频流等持续传输场景

常见坑点：如果发现DMA无法启动SG传输，首先检查PS端DDR内存的地址映射是否包含描述符区域。我在Zynq UltraScale+平台上就遇到过由于地址未配置到AXI_HP接口导致传输失败的情况。

3.2 硬件连接示意图

典型的SG DMA系统连接包含三条AXI总线：

M_AXI_SG：描述符链表访问通道
M_AXI_MM2S：发送数据通道
M_AXI_S2MM：接收数据通道

带宽优化技巧：在Zynq器件中，将SG通道连接到AXI_HP接口，数据通道连接到AXI_HPC接口，可以充分利用PS端的多端口DDR控制器。

4. Vitis软件开发关键实现

4.1 描述符链表初始化代码

以下是经过实际项目验证的描述符初始化模板：

int init_descriptor_ring(XAxiDma_BdRing* ring, uintptr_t buf_addr, int buf_len, int desc_num) { int ret = XAxiDma_BdRingCreate(ring, buf_addr, buf_addr, XAXIDMA_BD_MINIMUM_ALIGNMENT, desc_num); if(ret != XST_SUCCESS) return ret; XAxiDma_Bd* bd_ptr; ret = XAxiDma_BdRingAlloc(ring, desc_num, &bd_ptr); if(ret != XST_SUCCESS) return ret; XAxiDma_Bd* cur_bd = bd_ptr; for(int i=0; i<desc_num; i++) { XAxiDma_BdSetBufAddr(cur_bd, buf_addr + i*buf_len); XAxiDma_BdSetLength(cur_bd, buf_len, ring->MaxTransferLen); XAxiDma_BdSetCtrl(cur_bd, XAXIDMA_BD_CTRL_TXSOF_MASK | XAXIDMA_BD_CTRL_TXEOF_MASK); cur_bd = XAxiDma_BdRingNext(ring, cur_bd); } return XAxiDma_BdRingToHw(ring, desc_num, bd_ptr); }