1. 高速以太网技术演进中的十字路口：100GbE的“戏剧性”挑战
在通信与网络设备、半导体设计与制造这个圈子里待久了，你会发现技术标准的制定过程，其精彩程度丝毫不亚于一部精心编排的戏剧。尤其是当我们谈论到以太网，这个支撑起全球互联网和数据中心骨架的技术家族时，每一次速度的跃迁都伴随着激烈的辩论、艰难的权衡和最终的技术定格。大约在2010年前后，IEEE 802.3ba标准的尘埃落定，将40GbE和100GbE同时纳入规范，打破了以太网历史上只做10倍速率提升的惯例，这本身就是一场大戏。然而，正如一些资深观察者当时就预见的，100GbE家族的演进远未到终章，它正站在新的十字路口，至少有两场新的“技术戏剧”即将在IEEE 802.3的舞台上上演，其核心争议点直指成本、性能与未来可扩展性的平衡，这关乎着下一代数据中心和高端网络设备的形态。
简单来说，我们面临的不是“要不要做”的问题，而是“怎么做”的路线之争。第一场戏发生在设备内部：如何让100GbE信号稳定、高效且经济地穿越一块复杂的印刷电路板（背板）？第二场戏则发生在设备之间：如何在数据中心内部，为百米到数公里之间的互连，找到一个既满足当下需求又面向未来的、成本最优的光学解决方案？这两场辩论，本质上都是对现有技术极限的挑战，也是对新兴技术路径的押注。对于从事网络设备设计、高速SerDes PHY开发、光模块制造乃至PCB材料研究的工程师来说，理解这些“戏剧”的剧本，不仅是为了看热闹，更是为了预判技术风向，为自己的产品规划和研发找准坐标。接下来，我们就深入这两个战场，拆解其中的技术细节、权衡考量和可能的发展方向。
1.1 背板互连的困局：从10通道到4通道的进化阵痛
当前IEEE 802.3ba标准中定义的100GBASE-CR10铜缆方案，可以看作是对早期背板以太网技术（10GBASE-KR）的一次简单粗暴的扩展。它使用了10条通道，每条通道运行在10.3125 Gb/s的速率上，双向加起来就是20条通道，才拼凑出100 Gb/s的带宽。在外部电缆连接上，通过高密度连接器尚可接受，但一旦这个方案要移植到设备内部的背板上，问题就放大了。
背板是服务器刀片、高端路由器、交换机的核心互连骨架，上面布满了连接各种业务板卡（线卡）的插槽。未来的系统要求单个槽位能提供数百Gb/s甚至Tb/s的容量。如果每个100GbE端口都需要占用10对差分走线（即20根信号线），那么背板的布线密度、层数、复杂度以及随之而来的成本将会呈指数级上升，这在工程上是不可行的。因此，产业界的共识是转向更少的通道、更高的单通道速率，主流方向就是4通道×25 Gb/s。这不仅能将互连线对数量减少60%，极大地简化背板设计、降低PCB层数和成本，还能为未来向400GbE（可能采用4×100G或16×25G等形态）平滑演进打下基础。
然而，从10G到25G，速率提升了2.5倍，这绝非简单的线性缩放，信号完整性的挑战是几何级数增长的。这里就引出了第一个核心争议点：信道损耗与信令方案。
1.1.1 信道损耗：当“跑道”变得泥泞
10GBASE-KR规范是基于NRZ（不归零）编码的，其设计目标是信号在奈奎斯特频率（5.15625 GHz）下，能容忍大约25dB的插入损耗，并支持最长约1米的传输距离（使用高性能的PCB材料，如低损耗的Megtron 6等）。
当我们试图在同样的信道（背板走线）上运行25 Gb/s的NRZ信号时，奈奎斯特频率提升到了12.5 GHz。高频信号在介质中衰减得更厉害。研究表明，在维持同样信噪比和误码率的前提下，如果仍然限定25dB的损耗预算，那么25G NRZ信号的有效传输距离会急剧缩水。有实测数据指出，其可能只能支持大约27英寸（约68.6厘米）的距离，这远远无法满足许多大型设备背板从板卡接口到交换芯片的走线长度需求。
更棘手的是成本问题。为了达到1米的传输距离，设计者可能被迫全线采用极其昂贵的高性能、超低损耗的PCB材料。这对于追求极致成本和功耗的刀片服务器市场而言，是难以承受的。因此，争论的焦点就在于：是放宽损耗预算（接受更短距离或更复杂的均衡技术），还是彻底更换“信令”这个根本的游戏规则？
1.1.2 信令方案之争：NRZ的黄昏还是新生？
这就自然过渡到第二个争议点：信令方案。NRZ（PAM2）简单可靠，是过去几十年高速串行通信的基石。但在25 Gb/s及以上速率，面对高损耗背板信道，NRZ开始显得力不从心。它的主要问题是带宽效率较低，对抗码间干扰（ISI）的能力在高损耗下迅速恶化。
因此，更高效的调制技术被提上议程，主要是PAM4（四电平脉冲幅度调制）。PAM4在每个符号周期内可以传输2个比特（00, 01, 10, 11），在相同符号速率（波特率）下，数据速率是NRZ的两倍。也就是说，要实现25 Gb/s，PAM4只需要12.5 Gbaud的符号速率，其奈奎斯特频率为6.25 GHz，与10G NRZ的5.15625 GHz处于同一量级。这意味着，PAM4信号受到的信道衰减要小得多，有可能在现有的、成本更优的PCB材料上实现更长的传输距离。
注意：PAM4并非完美救星。它牺牲了信噪比裕量，因为相邻电平间距更小，对噪声和干扰更敏感，需要更复杂的发射端预加重、接收端均衡（如CTLE、DFE）以及纠错编码（如FEC）来保证可靠性。这会增加芯片设计的复杂度和功耗。
于是，戏剧冲突形成：一方认为，为了背板应用的可持续性（距离、成本），是时候拥抱PAM4，告别NRZ时代了。另一方则认为，NRZ技术成熟，产业链完备，通过更强大的均衡器和前向纠错技术，或许还能再战一轮，贸然转向PAM4会带来额外的复杂性和风险。这场辩论的结果，将直接影响未来数代高速串行接口芯片（SerDes）的架构设计和背板产业的材料与工艺选择。
1.2 数据中心光互连的性价比博弈：距离与成本的拉锯战
视线从设备内部转向设备之间。100GbE的光学模块在数据中心内部遭遇了典型的“高不成低不就”的尴尬，这构成了第二场技术戏剧。
- 短距不足：100GBASE-SR10方案使用多模光纤（OM3/OM4），通过10路并行10G光信号实现100米或150米的传输。对于许多现代大型数据中心，尤其是超大规模数据中心的脊叶（Spine-Leaf）架构中，机柜顶部（ToR）交换机到骨干（Spine）交换机之间的互连距离常常超过150米，SR10的覆盖能力显得捉襟见肘。
- 长距过剩：100GBASE-LR4方案使用单模光纤和波分复用（WDM）技术，传输距离可达10公里。这对于数据中心园区内互联固然完美，但其使用的激光器、调制器和复用/解复用器件成本高昂，功耗也大。对于绝大多数仅需要覆盖几百米到2公里范围的数据中心内部互连场景来说，LR4方案显得“杀鸡用牛刀”，性价比极低。
市场迫切需要一种成本优化、至少支持2公里的100GbE光模块解决方案。共识在于“需要低成本方案”，但分歧在于技术路径。
1.2.1 路线之争：10λ×10G 还是 4λ×25G？
这里出现了两条清晰的技术路线：
10λ×10G方案：可以看作是现有技术的组合与简化。使用10个波长（Lambda），每个波长承载10.3125 Gb/s的信号。其优势在于：
- 技术成熟度：10G光器件（尤其是DML直接调制激光器）产业链极其成熟，成本已被压到很低。
- 快速上市：可以基于现有技术快速组合出产品，解决市场的燃眉之急。
- 驱动理由：支持者认为，满足当前2km互联的迫切需求是首要任务，应选择最快捷、成本最低的路径。
4λ×25G方案：这是一种面向未来的方案。使用4个波长，每个波长承载25 Gb/s的信号。其优势在于：
- 端口密度与功耗：光模块内激光器数量从10个减少到4个，相应的驱动电路、复用器也更简单，有利于减小模块尺寸（可能走向QSFP28封装）、降低功耗、提高面板端口密度。
- 长期成本与演进：25G光器件是通向下一代400GbE（可能采用4λ×100G或8λ×50G）的必然台阶。提前投资和规模化25G产业链，从长远看具有更优的成本下降曲线和技术演进连续性。
- 驱动理由：支持者认为，标准制定不能只盯着眼前的一两年，必须为未来5-10年的网络升级铺路。4λ×25G在功率、成本和密度上的长期优势更明显。
1.2.2 决策背后的商业与技术逻辑
这场辩论远不止是技术参数的比较，更是商业策略的较量。支持10×10的，往往是那些面临 immediate 市场压力、拥有成熟10G产业链、希望快速推出产品的模块厂商和设备商。他们赌的是“时间就是金钱”，先用低成本方案占领市场。
支持4×25的，则通常是那些着眼于技术领导力、控制核心芯片（如25G SerDes、DSP）、并已布局更高速率技术的大厂。他们愿意承受前期较高的研发和器件成本，以换取未来的市场主导权和更优的长期TCO（总拥有成本）。
对于数据中心运营商而言，他们关心的是每比特成本、功耗和机架空间。一个看似短期内稍贵的4×25方案，如果其模块功耗更低、体积更小，从而节省了电费和交换机槽位，从全生命周期看可能更划算。这场“戏剧”的结果，将由IEEE 802.3工作组中各方提交的技术提案、成本分析、功耗数据和市场需求的激烈博弈来决定。
1.3 技术标准战的实战观察：如何参与并理解这场“戏剧”
作为一名经历过多次标准战的老兵，我深知IEEE会议现场那种表面冷静、背后刀光剑影的氛围。要在这场“戏剧”中不被淘汰，甚至能从中获益，以下几点实操心得至关重要：
1.3.1 深入理解信道建模与实测数据
无论是背板的损耗辩论，还是光模块的传输距离之争，最终都要落到数据上。仅仅说“我认为PAM4更好”是不够的。你需要：
- 建立或获取精准的信道模型：对于背板，这意味着提取不同长度、不同板材（FR4、Mid-loss、Low-loss）的S参数模型。
- 进行系统级的仿真：将信道模型与候选的发射机（Tx）均衡（如FFE）、接收机（Rx）均衡（CTLE, DFE）以及FEC方案进行联合仿真，计算在目标误码率（如1E-15或1E-12）下的有效眼图张开度和裕量。
- 准备“杀手级”图表：一张清晰展示“在不同PCB材料下，NRZ vs PAM4所能支持的最大背板走线长度 vs. 目标误码率”的图表，比一百句争论都管用。同样，对于光方案，需要对比10×10与4×25方案在2km距离下的功耗、成本估算和模块尺寸。
1.3.2 全面核算总拥有成本
成本争论不能只看光器件或SerDes芯片的裸片价格。必须建立一套TCO分析框架：
- 背板方案：计算采用高性能PCB材料（支持NRZ长距离）带来的主板成本增加，与采用PAM4 SerDes（可能芯片面积更大、功耗略高）但使用低成本PCB材料之间的总成本对比。还要考虑设计复杂度、测试成本以及良率的影响。
- 光模块方案：对比10×10和4×25方案时，除了BOM成本，必须计入：模块功耗（影响数据中心PUE和电费）、散热成本、交换机面板端口密度（影响单台设备的总带宽和资本支出）、以及未来向400G升级时是否需要更换光纤基础设施（4×25可能更容易复用光纤对）。
1.3.3 关注产业链生态的动向
技术标准的胜出，往往取决于整个生态系统的支持。在标准争论期，就要密切关注：
- 关键芯片供应商：主要的SerDes IP提供商（如Synopsys, Cadence）和光芯片供应商（如Broadcom, Innolight）更倾向于哪种方案？他们的产品路线图是什么？
- 测试测量厂商：是德科技（Keysight）、泰克（Tektronix）等是否及时推出了对应方案的测试仪器和软件？测试成本的高低也会影响技术的普及。
- 主流设备商与云巨头的采购意向：他们的网络架构师和采购部门在非正式场合流露出的偏好，往往是最终市场需求的晴雨表。一场成功的标准推广，离不开早期与这些关键客户的技术对齐。
1.4 常见陷阱与规避策略：前人踩过的坑
在跟进或参与这类高速接口标准制定的过程中，我见过太多团队陷入以下陷阱：
1.4.1 过度优化单一指标例如，为了追求极致的背板传输距离，盲目要求使用顶尖的PCB材料，却忽略了其在批量生产时的可采购性、加工良率和成本，导致产品最终缺乏市场竞争力。或者，为了压低光模块的初始BOM成本，选择了10×10方案，但忽略了其在机柜中更高的功耗和占用的更多光纤资源，使得数据中心运营阶段的成本反超。
实操心得：永远进行系统级权衡。制定一个包含性能、功耗、成本、面积、可制造性、可演进性等多个维度的评分卡，给每个维度赋予符合产品市场定位的权重，然后客观地评估各个技术选项。
1.4.2 忽视互操作性与测试规范标准不仅规定了“怎么做”，更规定了“如何验证”。有时，争论的焦点会在最后时刻转移到测试方法的细节上。例如，PAM4的眼图测量方法（线性眼图与统计眼图）、抖动分离模型、以及FEC开启前后的误码率测试要求，都可能成为扯皮的点。如果前期没有深入参与相关测试方法的讨论，很可能在标准发布后，发现自己的产品无法通过“官方”的互操作性测试。
规避策略：尽早介入IEEE相关任务组（如Channel & PMD小组）关于测试方法的讨论。派出的代表不仅要懂系统设计，最好还要有深厚的测试测量背景。自己内部也要提前按照草案中的测试方法进行预验证。
1.4.3 低估技术过渡期的混乱标准从定稿到产业链成熟，存在一个“混乱期”。以25G背板为例，即使最终标准确定了PAM4为主流，在早期，市场上仍可能出现基于增强型NRZ的“预标准”或“企业自定义”方案。客户为了抢上市时间，可能会暂时采用这些非标方案。
应对建议：保持芯片或IP设计的灵活性。例如，SerDes设计最好能通过配置支持多种调制方式（NRZ/PAM4）和多种速率。在标准未完全明朗的窗口期，可以为激进客户提供“提前体验”的非标方案，但同时必须规划好向最终标准迁移的平滑路径，并向客户明确说明风险与路线图。
回望以太网的发展史，每一次速率提升的“戏剧”，最终都通过技术的创新与产业的妥协找到了出路。当前的100GbE背板与光互连之争，本质上是技术发展曲线与市场现实需求之间的张力体现。对于身处其中的工程师和决策者而言，最重要的不是盲目押注某一方，而是透彻理解每一条技术路径背后的物理限制、成本结构和演进逻辑。只有这样，才能无论“戏剧”结局如何，都能快速调整姿态，打造出既满足当下客户需求，又不会在未来技术浪潮中掉队的产品。这场辩论没有简单的对错，只有在特定时间窗口和商业场景下的最优解。而寻找这个最优解的过程，正是我们这个行业最激动人心之处。
