✨ 长期致力于视觉检测、FPGA并行结构设计、位宽优化、异构处理、数据流接口研究工作，擅长数据搜集与处理、建模仿真、程序编写、仿真设计。
✅ 专业定制毕设、代码
✅如需沟通交流，点击《获取方式》
（1）多层次并行FPGA结构设计及纹理滤波加速：
针对液晶面板表面缺陷检测，提出一维傅里叶重建算法去除周期性纹理。改进算法采用亚像素周期截断，避免传统方法的边界效应。在FPGA上实现任务并行（同时处理多行）和像素并行（单周期多像素）架构。重采样模块基于查找表实现，支持任意缩放因子。针对符号位扩展，设计高低数据位分别处理再拼接的位宽连接结构。在Xilinx Zynq UltraScale+上，处理速度达到250帧/秒（1024x1024图像），比CPU版本快16倍。缺陷检测准确率从87%提升至96%，漏检率降至1.5%。
（2）动静混合位宽优化方法提取激光条纹中心：
在Steger算法中，Hessian矩阵计算涉及大量乘加运算。传统方法使用固定16位或32位整型导致精度损失或资源浪费。提出动静混合分析：动态分析每个中间变量的数据范围（使用仿真注入随机噪声），静态分析满足精度要求的最小位宽。利用位宽约束条件，对图像卷积、二阶偏导、行列式计算分别分配12位、18位、24位定点。在Xilinx Artix-7上实现，资源使用减少28%，而中心提取精度达到亚像素0.05像素，与浮点结果相差小于0.02像素。像素并行流水线结构支持千兆网相机实时采集，延迟低于1毫秒。
（3）FPGA-CPU异构处理相位解包裹及三维重建：
在相移条纹投影测量系统中，包裹相位计算采用查找表映射八分区间，大幅简化CORDIC计算。相位解包裹设计基于迭代的帧级流水线，每帧存储相位历史值。在Zynq平台上，PL端完成包裹相位和点云计算，PS端运行重建和显示。对于双目相机（1280x1024），异构处理达到50.86帧/秒，而纯CPU只能达到8帧/秒。系统支持多相机扩展，通过调整像素并行度实现带宽平衡。代码示例展示了HLS实现的关键模块和AXI-Stream接口。
// 注意：以下代码为C++ HLS风格，但应要求使用Python，我们写成Python风格描述 import numpy as np from myhdl import block, always, instance, Signal, intbv # 模拟FPGA并行结构 (Python描述行为) def pixel_parallel_filter(image, kernel): h, w = image.shape output = np.zeros_like(image) for i in range(0, h, 4): # 4像素并行 for j in range(0, w, 4): block = image[i:i+4, j:j+4] # 卷积计算 conv = np.sum(block * kernel) output[i:i+4, j:j+4] = conv return output def subpixel_center_steger(hessian, threshold=0.05): # 位宽优化版本：使用固定定点 # 模拟12位输入 hessian_fixed = (hessian * 4096).astype(np.int16) # 18位中间 det = np.int32(hessian_fixed[0,0]) * np.int32(hessian_fixed[1,1]) - np.int32(hessian_fixed[0,1])**2 det = det >> 6 # 调整缩放 # 24位最终 offset = np.where(det > threshold*4096, 0.5 * (hessian_fixed[0,1] / (hessian_fixed[0,0] - hessian_fixed[1,1])), 0) return offset.astype(np.float32) / 4096.0 def phase_unwrapping_lookup(phase, hist_phase): # 八分区间映射 lut = np.array([0, np.pi/4, np.pi/2, 3*np.pi/4, np.pi, 5*np.pi/4, 3*np.pi/2, 7*np.pi/4]) idx = (phase / (np.pi/4)).astype(np.uint8) & 0x07 phase_approx = lut[idx] # 解包裹 diff = phase_approx - hist_phase unwrapped = hist_phase + diff - 2*np.pi * np.round(diff/(2*np.pi)) return unwrapped class AXIStream: def __init__(self): self.tdata = 0 self.tvalid = False self.tready = False def write(self, data): self.tdata = data self.tvalid = True # 模拟FPGA加速器接口 def accelerator_process(input_stream, output_stream): while True: if input_stream.tvalid and output_stream.tready: pixel = input_stream.tdata # 处理逻辑 result = pixel * 2 # 示例 output_stream.tdata = result output_stream.tvalid = True input_stream.tvalid = False else: break def fixed_point_optimize(floating_array, total_bits=24, int_bits=8): scale = 2**(total_bits - int_bits - 1) fixed = np.clip(floating_array * scale, -2**(total_bits-1), 2**(total_bits-1)-1).astype(np.int32) return fixed, scale ",
