021、静电防护（ESD）电路设计
一次让我通宵的产线事故
2019年夏天，某款智能门锁量产到第3000台时，产线突然爆出15%的触摸按键失灵。拆机一看，主控芯片的GPIO引脚对地短路，显微镜下能看到明显的熔融痕迹——典型的ESD打穿。更诡异的是，这批产品明明过了8kV接触放电测试。
后来查了三个月才找到根子：测试时用的静电枪是“接触放电”模式，但用户实际场景是“空气放电”。空气放电的上升沿更陡，能量更集中，而我们设计的TVS管响应时间慢了那么几十皮秒——就这几十皮秒，芯片挂了。
从那以后，我设计ESD电路时，脑子里永远绷着一根弦：测试标准是下限，真实场景才是上限。
ESD到底在打什么？
别被“静电”两个字骗了。ESD不是温柔的电荷转移，是纳秒级的电弧放电。一个8kV的接触放电，峰值电流能到30A，上升时间小于1ns。这个电流流过芯片内部，要么烧穿栅氧化层（CMOS工艺最怕这个），要么触发闩锁效应（Latch-up）让电源对地短路。
这里踩过坑：早期我迷信“加个TVS管就完事”，结果某次在湿度10%的北方冬天，产品插拔USB时频繁死机。示波器抓到USB_D+线上有个5ns宽、40V的尖峰——TVS管确实钳位了，但响应时间不够快，尖峰已经灌进芯片了。
