基于DMA实现MCU高实时性PWM与串口协同，解放CPU资源

1. 项目概述与核心价值

如果你正在用8位或16位单片机做电机控制、LED调光或者需要精确定时的应用，大概率绕不开PWM（脉冲宽度调制）波形生成。传统做法是让CPU死磕定时器中断，不断计算和更新比较寄存器的值，一旦系统任务繁重，PWM波形就容易出现抖动，实时性大打折扣。更头疼的是，当你还需要通过串口（SCI）与上位机或用户交互，实时调整PWM参数时，频繁的串口收发中断又会和定时器中断“打架”，进一步挤占宝贵的CPU时间，整个系统的响应速度和稳定性都面临挑战。

这次分享的项目，核心就是利用直接存储器访问（DMA）这个“外挂”，把CPU从这些重复性的数据搬运工作中彻底解放出来。我们以经典的飞思卡尔（现恩智浦）MC68HC708XL36这款8位微控制器为例，实战演示如何仅用少量CPU干预，就实现一个动态可变、波形平滑的PWM输出，同时还能通过串口（SCI）全双工地与用户终端进行菜单交互和参数修改。整个系统的“大脑”CPU只需要在用户输入时进行简单的逻辑判断，而最耗费时间的波形数据搬运、串口字节发送，全部交给了DMA控制器自动完成。

简单来说，这个项目的价值在于：它为资源受限的嵌入式系统提供了一套高可靠性、高实时性的外设协同工作样板。你学到的不仅仅是几行配置代码，更是一种“让专业的人（外设）干专业的事”的设计思想。无论是做无刷电机驱动、数字电源，还是需要精确定时和通信的工控设备，这套基于DMA的架构都能显著提升系统性能。下面，我就结合代码和硬件原理，把这套方案的里里外外拆解清楚。

2. 核心硬件与DMA机制深度解析

2.1 MC68HC708XL36的DMA控制器特点

MC68HC708XL36内部集成了一个两通道的DMA控制器，这在同期的8位MCU中是比较先进的配置。它的工作模式非常灵活，但理解其寄存器配置是成功运用的关键。DMA控制器的核心是几个寄存器：

• DMA状态与控制寄存器（DSC）：这是总开关。其中的DMAP位决定DMA和CPU的总线优先级（通常DMA优先级更高，以保证传输的实时性）；L0/L1位用于启用对应通道的传输完成自动重载（循环模式），这对于连续、周期性的数据传输（如生成连续PWM波形）至关重要；DMAWE位允许在等待周期进行DMA传输，进一步提升效率。
• DMA控制寄存器1（DC1）：主要配置带宽分配。TEC0/TEC1/TEC2是各通道的传输使能位；IEC0/IEC1/IEC2是中断使能位。带宽设置（如代码中的#$80表示67%）决定了DMA周期占用系统总线的比例，需要在传输实时性和CPU执行效率间取得平衡。
• 通道专用寄存器：每个DMA通道（CH0, CH1, CH2）都有自己的一套寄存器：
  • DxSH/DxSL和DxDH/DxDL：分别定义传输的源地址和目的地址。地址可以是内存，也可以是外设寄存器（如SPI数据寄存器SPDR、SCI数据寄存器SCD、定时器通道寄存器TCH0L）。
  • DxC（控制寄存器）：这是通道的“行为模式”设定器。它定义了：
    1. 传输方向：源地址和目的地址是递增、递减还是静态不变。例如，从内存数组读取数据到外设寄存器，通常设置源地址递增，目的地址静态。
    2. 传输单位：按字节（Byte）还是字（Word）传输。
    3. 触发源：指定是哪个外设事件触发本次DMA传输。这是DMA自动化的核心。代码中$87表示SCI发送中断触发，$80表示定时器通道0中断触发，$2c或$05则用于软件触发或SPI相关触发。
  • DxBL（块长度寄存器）：定义一次传输块包含多少个传输单位（字节或字）。

关键设计思路：DMA配置的本质，就是告诉DMA控制器：“当XXX事件发生时，请自动从A地址取一个数据，放到B地址，重复这个动作N次”。CPU只需要在初始化时写好这份“任务书”，之后就可以去处理其他任务了。

2.2 系统架构与数据流设计

本项目巧妙地使用了两个DMA通道（CH0和CH1）与一个定时器（TIM）协同生成PWM，同时用第三个DMA通道（CH2）处理所有的SCI串口通信。我们来看数据流：

1. PWM波形生成链（CH0 + CH1 + TIM）：

   • CH0 (SPI时钟生成)：配置为静态源、静态目的、字节传输、由SPI发送中断触发。它的任务极其简单：每当SPI发送寄存器空，就自动将一个固定值（如$0F）写入SPI数据寄存器SPDR。SPI在主模式下会立即将这个字节移出，在MOSI引脚上产生一个时钟脉冲。由于源和目的都是静态的，这个操作会循环不断，从而在SPI的MOSI引脚上产生一个连续的、频率由SPI波特率决定的方波时钟。这个时钟被输出到定时器（TIM）的外部时钟输入引脚TCLK，作为定时器的计数时钟源。这样，我们就用DMA+SPI“模拟”了一个可编程的时钟发生器，完全不需要CPU参与。
   • TIM (PWM时基)：定时器被配置为使用上述外部时钟，工作在PWM模式。TMODH:TMODL寄存器对设置了PWM的周期。TCH0H:TCH0L则设置了PWM的占空比。关键寄存器TDMA被使能，这意味着定时器通道0的匹配/溢出事件可以触发DMA请求。
   • CH1 (PWM占空比动态更新)：这是实现“可变”PWM的核心。它被配置为源地址递增、目的地址静态、字节传输、由TIM通道0中断触发。源地址指向一个在RAM中预先计算好的波形数据缓冲区（bufbegin），目的地址就是定时器的通道0寄存器TCH0L。每当定时器完成一个PWM周期（或达到匹配点），就会触发一次DMA请求，CH1便自动将缓冲区中的下一个占空比值（一个字节）搬运到TCH0L，从而立即改变下一个PWM周期的占空比。由于CH1启用了循环模式（L1位），当缓冲区数据全部搬完，它会自动重置指针，从头开始，从而生成一个周期性的、占空比按预定规律变化的PWM波形。

2. 串口通信（CH2 + SCI）：

   • CH2 (SCI数据搬运)：负责所有需要发送到串口终端的数据。它被配置为源地址递增、目的地址静态、字节传输、由SCI发送中断触发。源地址指向要发送的字符串在ROM或RAM中的地址，目的地址是SCI数据发送寄存器SCD。当SCI发送寄存器为空，准备接收下一个字节时，就会触发DMA请求，CH2自动搬运一个字符过去。发送完成后，SCI再次就绪，再次触发，直到D2BL寄存器中设定的字节数全部发送完毕。接收端则使用SCI自带的中断，将收到的字符存入rcvbyte变量供主程序查询。

整个系统的美妙之处在于：PWM波形的持续变化和串口数据的发送，这两项最耗时的I/O操作，完全由DMA硬件并行处理。CPU只在用户通过串口输入命令，需要计算新的波形缓冲区（setupbuf或updatebuf例程）或解析命令（selresp及后续例程）时才被唤醒工作。这种架构使得即使MCU主频不高，也能实现非常稳定、无抖动的PWM输出和流畅的串口响应。

3. 软件设计与关键代码剖析

3.1 内存与缓冲区规划

程序开头定义的变量和缓冲区是系统运行的基石：

initmin EQU !25 ; 初始最小占空比 25% initmax EQU !75 ; 初始最大占空比 75% initstep EQU !1 ; 初始占空比步长 1% maxbuf EQU !164 ; 缓冲区最大长度（代码要求<256） ORG RAM_Start rcvbyte rmb 1 ; 串口接收字节暂存 minduty rmb 1 ; 当前最小占空比 maxduty rmb 1 ; 当前最大占空比 dutystep rmb 1 ; 当前变化步长 bufsize rmb 1 ; 波形缓冲区有效长度 mesptr rmb 2 ; 消息缓冲区指针（16位） bufbegin rmb maxbuf ; PWM波形数据缓冲区 mesbuf rmb !256 ; 串口消息组装缓冲区

• 波形缓冲区（bufbegin）：这是PWM数据的“波形表”。setupbuf例程会根据minduty,maxduty,dutystep这三个参数，计算出一个占空比先递增、后递减的序列（形成一个三角波形的离散点），存入这个缓冲区。DMA CH1会循环读取这个缓冲区，将其值写入定时器，形成动态PWM。缓冲区大小maxbuf必须精心计算，确保能容纳整个波形序列且不超过256字节（受DxBL寄存器限制）。
• 消息缓冲区（mesbuf）：这是一个RAM中的工作区域，用于动态组装要发送给用户的复杂字符串（例如状态信息“Currently generating a waveform that varies from a duty cycle of 25% to 75%...”）。APPENDMES和FINISHMES这两个宏，配合strxfr子程序（使用DMA CH2），高效地将ROM中的字符串常量和变量的ASCII值拼接并传输到SCI。

3.2 核心子程序详解

3.2.1 初始化流程 (initramsci和srtwvfrm)

initramsci例程完成了三件大事：

1. 初始化波形缓冲区：使用DMA CH2（这里用作内存填充工具），将常量absmaxduty（值为99）快速填充到bufbegin开始的缓冲区。这是一个巧妙的技巧，先用一个值填满缓冲区，后续setupbuf会覆盖它，但初始化速度远高于CPU循环写入。
2. 配置SCI串口：设置波特率（9600），使能SCI及其发送器，并关键地使能了DMA发送中断（DMATE）。这使得SCI一旦就绪，就会向DMA控制器请求数据，而不是向CPU请求中断。
3. 发送欢迎信息：调用xmitstr，启动DMA CH2发送欢迎字符串。

srtwvfrm例程是PWM引擎的启动器：

1. 配置CH0 (SPI时钟)：设置源地址指向常量spidata（$0F），目的地址为SPDR。模式为静态源/目的，SPI发送触发。一旦SPI使能，DMA就会不断发送$0F，在MOSI引脚产生时钟。
2. 配置SPI：设置为主机模式，使能DMA发送中断。
3. 配置定时器TIM：设置为使用外部时钟（来自SPI MOSI），设置PWM周期（TMOD），初始化占空比，配置通道0为无缓冲PWM输出模式，并使能定时器DMA请求（TDMA）。
4. 配置CH1 (PWM更新)：设置源地址为波形缓冲区bufbegin，目的地址为TCH0L，模式为源地址递增、目的地址静态、定时器通道0触发。并启用循环模式。
5. 启动定时器：清除TSTOP位，定时器开始依据外部时钟计数，PWM波形开始输出，并且每次周期结束都会触发DMA CH1更新占空比。

3.2.2 用户交互与波形更新

主循环mainloop非常简单：发送当前状态信息 -> 提示用户选择 -> 获取用户输入 -> 调用selresp处理输入。

selresp根据用户输入（0-3），跳转到不同的处理例程：

• resetwv：重置为默认参数。
• prmtmin/prmtmax/prmtdcs：提示用户输入新的最小、最大占空比或步长。这里包含了重要的输入验证逻辑（例如，最小值必须小于当前最大值，且大于9；最大值必须大于当前最小值，且小于91；步长必须在1-9之间）。验证通过后，调用updatebuf。

updatebuf是动态改变波形的关键：

1. 先禁用DMA CH1（bclr TEC1,DC1），防止在更新缓冲区时DMA读取到不一致的数据。
2. 调用setupbuf，根据新的minduty,maxduty,dutystep重新计算波形数据，填入bufbegin缓冲区，并更新bufsize。
3. 将新的bufsize写入D1BL，告诉DMA CH1新的缓冲区长度。
4. 重新使能DMA CH1。此时，DMA会从缓冲区的起始位置开始，将新波形数据应用于PWM输出，实现无缝切换。

3.2.3 字符串传输与DMA协同 (xmitstr,strxfr,waitdma2)

xmitstr和strxfr是使用DMA进行串口发送的核心。xmitstr用于发送一个完整的、已知长度的字符串（如欢迎信息）。strxfr则被宏调用，用于将字符串片段传输到RAM中的消息缓冲区进行拼接。

waitdma2是一个非常重要的同步函数。因为DMA CH2被SCI发送和字符串传输复用，在启动一次新的DMA传输前，必须确保上一次传输已经完成，否则会破坏DMA控制器的状态。这个函数通过检查TEC2（通道2传输使能位）来实现忙等待。它先关闭中断（sei），然后检查TEC2，如果仍在传输，则执行wait指令让CPU进入低功耗等待模式，直到DMA传输完成中断发生将其唤醒。这是一个确保DMA操作序列化的经典模式。

3.3 中断服务程序（ISR）

系统有两个中断服务程序：

• DMA_SVR：只处理DMA通道2的传输完成中断。它的任务很简单：清除中断标志IFC2，并清除可能由软件触发的传输位DC2。对于SCI触发的传输，清除DC2不是必须的，但这是一个良好的编程习惯。
• SCIRec_SVR：处理SCI接收中断。它将接收到的数据存入rcvbyte，并立即禁用SCI接收器和接收中断。这是一种“查询式”接收的变体，主程序中的getdigit函数在需要接收用户输入时，会重新使能接收。这样做可以避免在非预期时段收到字符造成干扰。

4. 实操要点与避坑指南

4.1 硬件连接与调试要点

参考原理图（Figure 6. DMA System Test Board）进行硬件搭建时，需要特别关注以下几点：

1. 时钟与电源：MC68HC708XL36的OSC1/OSC2接4.9152MHz晶体，配合37pF负载电容。VDD/VSS电源必须稳定，建议在靠近芯片的电源引脚处并联一个10uF电解电容和一个0.1uF陶瓷电容去耦。
2. PWM输出：PWM波形从PTE4/TCH0引脚输出。你可以用这个引脚直接驱动一个LED（通过限流电阻）观察亮度变化，或者连接至示波器观察波形。
3. SPI时钟输出：PTF2/MOSI引脚被配置为SPI主输出，用于生成定时器外部时钟。需要连接到定时器的外部时钟输入引脚PTE3/TCLK。务必用示波器确认此引脚上有方波输出，且频率符合预期（由SPI波特率分频器设置决定）。这是整个PWM生成链路的基础。
4. 串口通信：PTE1/RXD和PTE2/TXD是SCI的接收和发送引脚，需要通过一个像MC145407P这样的RS-232电平转换芯片连接到PC的串口（DB9）。确保PC端串口工具（如Putty、SecureCRT）的波特率设置为9600，8位数据，无校验，1位停止位。
5. 复位电路：RESET引脚需要可靠的上拉和复位电路（图中U3 MC34064是复位芯片）。不稳定的复位会导致程序跑飞。

4.2 软件编程与调试技巧

1. DMA带宽配置：代码中mov #$80,DC1将DMA带宽设为67%。这意味着在一个总线周期内，DMA占用约2/3的时间，CPU占用1/3。如果你的应用对CPU实时性要求极高，可以尝试降低此值（如50%#$40）。反之，如果DMA数据传输量巨大且要求实时，可以提高带宽。不当的带宽设置可能导致CPU任务“饥饿”或DMA传输不及时。
2. 缓冲区大小计算：setupbuf例程中的算法决定了bufsize。务必理解其逻辑：它先计算从minduty递增到maxduty的步数，再计算递减回来的步数，然后乘以2（因为缓冲区每个有效值后预留了一个“跳过”的位置？代码中aix #2暗示了缓冲区可能采用交错存储或其他结构，需要结合具体内存布局分析）。必须保证计算出的bufsize不超过maxbuf且小于256。建议在初始化后，通过串口打印出bufsize的值进行验证。
3. DMA通道冲突与同步：DMA CH2被xmitstr（发送完整字符串）和strxfr（填充消息缓冲区）共用。waitdma2是防止冲突的关键。任何调用xmitstr或strxfr的函数，在后续需要操作DMA CH2或依赖其传输完成时，都必须调用waitdma2等待。忽略这一点是导致串口输出乱码或程序卡死的常见原因。
4. 中断优先级：虽然本示例未显式设置中断优先级，但需要知道，DMA传输完成中断和SCI接收中断可能同时发生。通常，DMA中断的优先级可能更高。在waitdma2中，先sei再检查TEC2的序列，就是为了防止在检查和进入wait之间发生中断，导致程序逻辑错误。这是一种精细的临界区保护。
5. 使用仿真器或调试器：如果条件允许，使用硬件仿真器（如Cyclone MAX）进行调试是最高效的。你可以单步跟踪DMA寄存器的变化，观察缓冲区数据的填充过程，以及PWM比较寄存器的自动更新。这对于深入理解DMA的自动运作机制至关重要。

4.3 常见问题排查速查表

5. 项目扩展与优化思路

这个演示项目已经清晰地展示了DMA在MCU系统中的威力，但它在实际产品中还有巨大的优化和扩展空间：

1. 多通道PWM同步：MC68HC708XL36的定时器有多个通道。你可以利用同一个波形缓冲区，通过DMA同时更新多个定时器通道寄存器（TCH0L,TCH1L等），生成多路完全同步的PWM波形，适用于三相电机驱动等复杂场景。只需为每个通道配置一个DMA通道，并指向同一个源缓冲区（或不同的偏移量）。
2. 更复杂的波形生成：目前的波形是简单的三角波。你可以预先在ROM或RAM中定义任意波形表（正弦波、S曲线等），然后让DMA循环读取。甚至可以设计双缓冲区（ping-pong buffer）：当DMA在读取缓冲区A时，CPU在后台计算并填充缓冲区B，在一个波形周期结束后通过中断快速切换，实现波形的实时、无抖动更新。
3. ADC与DMA结合实现闭环控制：将ADC的转换完成信号作为DMA的触发源。DMA可以在每次ADC转换完成后，自动将结果存入指定的RAM数组。CPU只需定期处理这个数组中的数据，即可实现采样数据的批量获取，非常适合用于电流、电压采样，进而实现数字PID控制环路。
4. 优化内存与性能：mesbuf消息缓冲区占用256字节，对于内存紧张的8位MCU可能略显奢侈。可以优化字符串处理逻辑，减少中间缓冲，或者使用更紧凑的编码方式。此外，waitdma2中的wait指令会让CPU休眠，虽然节能，但在某些需要CPU持续工作的场景下，可以改为查询TEC2位的忙等待循环。
5. 移植到其他MCU：虽然代码是针对MC68HC708XL36的，但设计思想是通用的。在移植到STM32、GD32、AT32等现代ARM Cortex-M芯片时，这些MCU的DMA控制器功能更强大（更多通道，更灵活的触发源，双缓冲区等），但配置原理相通：配置源/目标地址、传输长度、触发条件、传输模式。理解了这个项目的本质，再去看HAL库或LL库的DMA配置函数，就会豁然开朗。

这个项目就像一把钥匙，帮你打开了高效利用MCU硬件加速器的大门。它证明了即使在计算能力有限的8位平台上，通过精妙的硬件协同设计，也能实现相当复杂的实时控制与通信任务。希望这份详细的拆解能帮助你不仅复现这个项目，更能将DMA的思想运用到你自己未来的嵌入式设计中去。