深入解析ARM9中断控制器AITC：从原理到嵌入式系统实战编程-开发者社区

1. 项目概述

在嵌入式系统开发中，中断机制是连接硬件事件与软件响应的桥梁，其重要性不言而喻。想象一下，你的系统正在执行一个复杂的计算任务，突然一个关键的传感器数据到达，或者一个通信端口收到了紧急指令，如果CPU必须不断轮询这些状态，不仅效率低下，实时性也无法保证。中断就是为解决这个问题而生，它允许CPU“一心多用”，在后台任务运行的同时，随时准备响应高优先级事件。今天，我们就来深入探讨一款经典嵌入式处理器——Freescale（现NXP）MC9328MX1所集成的ARM9中断控制器（AITC）。这款芯片在早期的PDA、工业控制设备中应用广泛，理解其AITC的工作原理和编程方法，不仅是掌握特定芯片的知识，更是理解整个中断控制器设计思想的绝佳案例。

AITC，全称ARM9 Interrupt Controller，是MC9328MX1内部一个功能强大的32位外设。它的核心任务是高效、有序地管理来自芯片内外多达64个不同来源的中断请求。对于嵌入式软件工程师而言，仅仅知道“中断来了要处理”是远远不够的。你需要清楚地知道：哪个设备触发的中断？它的紧急程度如何？会不会被其他更紧急的中断打断？处理完后如何正确地退出？这些问题的答案，都藏在AITC那一组组精密的寄存器里。通过编程配置这些寄存器，你可以像交通指挥官一样，为每一个中断源分配车道（使能）、设定是走普通通道还是应急车道（IRQ/FIQ类型）、甚至安排它们的通行优先级。本文将带你从AITC的架构框图出发，逐一拆解其关键寄存器，并通过实际的代码示例，展示如何搭建一个稳健、高效的中断管理系统。无论你是正在维护基于该平台的老旧系统，还是希望深入学习ARM9中断体系结构，这篇文章都将提供从理论到实践的详细指南。

2. AITC架构与核心工作机制解析

要驾驭AITC，首先得看懂它的“指挥中心”是如何运作的。参考手册中的框图是理解其内部数据流和控制逻辑的钥匙。整个AITC可以看作一个高度自动化的中断调度中心，它接收来自64个“报警器”（中断源）的信号，经过一系列判断和排序，最终决定向ARM920T核心CPU发送哪一个“警报”，以及以何种方式发送。

2.1 中断信号的处理流水线

中断的生命周期始于INTIN[63:0]这64根输入信号线。每个外设，比如UART、定时器、GPIO，都连接到其中一根线上。当外设需要服务时，它会拉低对应的INTIN信号（注意是低电平有效）。AITC在时钟上升沿检测到这个跳变，但它并不锁存这个信号。这是一个非常关键的设计细节，意味着外设必须保持中断请求有效，直到软件在中断服务程序（ISR）中明确清除了该外设的中断标志位。如果外设过早地撤销了请求，中断可能会被丢失。

检测到的中断请求首先进入“中断源寄存器”（INTSRCH和INTSRCL），每个比特位对应一个中断源。这里引入了一个强大的调试功能：“中断强制寄存器”（INTFRCH和INTFRCL）。你可以通过软件写这些寄存器来模拟硬件中断，这对于在硬件就绪前测试ISR逻辑、或者进行系统调试来说，是无价之宝。硬件请求线和软件强制信号在逻辑上“或”起来，共同作为后续处理的输入。

接下来是“关卡”阶段：中断使能寄存器（INTENABLEH/L）和中断类型寄存器（INTTYPEH/L）。INTENABLE寄存器就像一个总开关阵列，只有对应位被置1，该中断源的请求才能继续向下传递。INTTYPE寄存器则决定了这个中断的“紧急程度”：置0表示产生普通的IRQ（可屏蔽中断），置1则产生FIQ（快速中断）。FIQ在ARM架构中拥有更高的优先级，并且有独立的银行寄存器，可以更快地完成上下文切换。

经过使能和类型筛选后，信号流分成了两路：

IRQ路径：请求与INTTYPE取反后的值进行“与”操作，生成“普通中断挂起寄存器”（NIPNDH/L）的状态。NIPND中所有为1的位再进行“或非”操作，最终产生通往CPU的nIRQ信号。
FIQ路径：请求与INTTYPE进行“与”操作，生成“快速中断挂起寄存器”（FIPNDH/L）的状态。同样经过“或非”操作，产生nFIQ信号。

2.2 优先级仲裁与向量生成

当多个中断同时发生时，谁先被处理？AITC遵循一个明确的优先级规则：

FIQ绝对优先于IRQ：只要有任何FIQ请求被使能且挂起，nFIQ信号就会先于nIRQ被断言给CPU。
FIQ内部按编号排序：如果多个FIQ同时发生，中断源编号大的优先级更高（例如，中断源63比中断源0的FIQ优先级高）。这是一种简单的固定优先级。
IRQ内部按软件设定优先级排序：这是AITC最灵活的部分。每个IRQ都可以被分配一个0-15（4位）的软件优先级，通过8个NIPRIORITY寄存器配置。优先级数字越大，级别越高。同时，NIMASK寄存器可以设置一个门槛，屏蔽所有优先级低于或等于该值的IRQ，这是实现可重入中断（中断嵌套）的关键机制。
同优先级IRQ按编号排序：如果两个IRQ被设置为相同的软件优先级，则同样是编号大的优先。

为了帮助CPU快速定位到该处理哪个中断，AITC提供了两个只读的“向量状态寄存器”：NIVECSR和FIVECSR。当nIRQ或nFIQ有效时，CPU可以读取这两个寄存器。NIVECSR的高26位（NIVECTOR）直接给出了当前最高优先级挂起IRQ的源编号（0-63），而其低6位（NIPRILVL）则给出了该中断的软件优先级（0-15）。FIVECSR则只包含FIVECTOR，即当前最高优先级挂起FIQ的源编号。CPU拿到这个编号后，可以通过一个简单的跳转表（通常是软件实现）快速跳转到对应的ISR。

2.3 总线仲裁与关键设计考量

AITC不仅管理中断优先级，还通过中断控制寄存器（INTCNTL）参与到系统总线仲裁中。INTCNTL寄存器中的NIAD（Normal Interrupt Arbiter Disable）和FIAD（Fast Interrupt Arbiter Disable）位非常有意思。当它们被置1时，一旦对应的中断信号（nIRQ或nFIQ）被断言，AITC会向总线仲裁器发出请求，阻止其他总线主设备（如DMA控制器）访问系统总线。这确保了在中断服务期间，CPU能独占总线资源，避免DMA传输与ISR访问内存或外设时产生冲突，对于保证中断响应的确定性和实时性至关重要。

注意：手册特别强调，即使启用了NIAD或FIAD，如果DMA传输正在进行中，它仍会完成当前访问后才交出总线。因此，为了防止其他主设备在ISR执行期间“插队”，不要在ISR一开始就清除外设的中断标志，而应该在处理完关键操作、临近ISR返回时才清除。这是一个容易忽略但至关重要的实战细节。

3. AITC寄存器详解与编程模型

理解了AITC的架构，我们就可以深入其“控制面板”——寄存器组了。AITC共有26个用户可访问的32位寄存器，它们都位于ARM920T处理器的本地总线上，意味着访问速度极快（单周期）。所有寄存器都只能在超级用户模式下访问，并且必须使用32位存储指令进行写入，8位或16位的写入操作会被忽略。下面我们分类详解这些寄存器。

3.1 核心控制与使能寄存器

这部分寄存器负责中断的全局控制和开关。

1. 中断控制寄存器 (INTCNTL - 0x00223000)这个寄存器主要控制总线仲裁行为，我们前面已经提到了NIAD（位20）和FIAD��位19）。其他位均为保留位，应写入0。在大多数不需要严格总线独占的应用中，可以将这两位设为0。但在对实时性要求苛刻、且存在DMA等总线主设备的系统中，建议将其设为1。

2. 中断使能寄存器 (INTENABLEH - 0x00223010, INTENABLEL - 0x00223014)这是最常用的寄存器之一，共64位，对应64个中断源。某位置1，则允许该中断源产生请求；置0则屏蔽。复位后，所有中断默认被屏蔽。通常，在系统初始化时，我们会先屏蔽所有中断（INTENABLEH/L = 0），配置好各个外设和AITC后，再按需开启。

3. 中断类型寄存器 (INTTYPEH - 0x00223018, INTTYPEL - 0x0022301C)这64位寄存器决定每个中断源产生的是IRQ还是FIQ。通常，我们将最紧急、需要最快响应、且服务程序非常短小的中断（如看门狗、高优先级定时器）配置为FIQ（对应位置1）。大部分外设中断配置为IRQ（对应位置0）。ARM架构为FIQ设计了独立的R8-R14寄存器，可以避免保存/恢复上下文的开销。

4. 中断使能/禁用编号寄存器 (INTENNUM - 0x00223008, INTDISNUM - 0x0022300C)这两个是“快捷操作”寄存器，是AITC设计上的一个亮点。它们的存在是为了解决一个经典的多任务或驱动编程中的原子性问题。想象一下，你在一个IRQ处理程序中，需要临时启用另一个中断。如果直接写INTENABLE寄存器，你需要先读取当前值，用“或”操作设置某一位，再写回。如果在这“读-改-写”的三步之间，发生了另一个中断（或任务切换）也修改了INTENABLE，就会造成数据竞争和状态错乱。

INTENNUM和INTDISNUM寄存器通过硬件保证了原子性。你只需要向INTENNUM写入一个0-63的值（写入其低6位ENNUM），硬件就会自动将INTENABLE寄存器中对应的位置1，而完全不影响其他位。INTDISNUM同理，用于清零某一位。这两个寄存器是自清零的，读取它们总是返回0。这极大地简化了代码，也提高了安全性。

// 传统非原子操作（有风险）： uint32_t temp = *((volatile uint32_t*)0x00223010); // 读取INTENABLEH temp |= (1 << (irq_num - 32)); // 假设irq_num大于31 *((volatile uint32_t*)0x00223010) = temp; // 使用INTENNUM的原子操作（安全且简洁）： *((volatile uint32_t*)0x00223008) = irq_num; // 直接写入中断源编号

3.2 中断优先级与挂起状态寄存器

这部分寄存器用于管理IRQ的优先级和查看当前中断状态。

1. 普通中断优先级寄存器 (NIPRIORITY0-7 - 0x0022303C-0x00223020)这8个寄存器为64个中断源中的每一个分配一个4位的软件优先级（0-15）。每个寄存器包含8个中断源的优先级字段。例如，NIPRIORITY0的位[3:0]对应中断源0的优先级（NIPR0），位[7:4]对应中断源1的优先级（NIPR1），以此类推。复位后，所有优先级默认为0（最低）。你需要根据系统需求仔细规划优先级。例如，系统定时器中断可以设为15，UART接收中断设为10，GPIO中断设为5等。

2. 普通中断掩码寄存器 (NIMASK - 0x00223004)这是一个全局的IRQ优先级过滤器。其低5位NIMASK的值（0-31）定义了一个门槛。所有优先级小于或等于该值的IRQ都会被屏蔽。例如，NIMASK = 5，则优先级为0、1、2、3、4、5的IRQ全部被禁止，只有优先级6及以上的IRQ才能产生nIRQ信号。这个机制是实现**可重入中断（中断嵌套）**的核心。在一个高优先级的ISR中，你可以通过提高NIMASK的值（例如设为当前ISR的优先级），来屏蔽同级和更低优先级的中断，防止它们打断当前服务。在退出ISR前，再恢复原来的NIMASK值。

3. 中断源寄存器 (INTSRCH/L - 0x00223048/0x0022304C)这两个只读寄存器直接反映了64根INTIN输入线的实时状态。位为1表示对应中断源有硬件请求（无论是否使能）。在调试时，读取这些寄存器可以帮助你确认是哪个硬件模块发出了中断请求。

4. 普通/快速中断挂起寄存器 (NIPNDH/L - 0x00223058/0x0022305C, FIPNDH/L - 0x00223060/0x00223064)这些是只读寄存器，反映了经过使能（INTENABLE）和类型筛选（INTTYPE）后，真正有资格向CPU申请服务的IRQ和FIQ列表。NIPND是INTSRC & INTENABLE & ~INTTYPE的结果，FIPND是INTSRC & INTENABLE & INTTYPE的结果。在ISR中，除了读取NIVECSR/FIVECSR，也可以查询这些寄存器来辅助判断多个同时挂起的中断。

5. 普通/快速中断向量和状态寄存器 (NIVECSR - 0x00223040, FIVECSR - 0x00223044)这是CPU进入IRQ或FIQ异常后，首先应该读取的寄存器。NIVECSR的位[31:6]是NIVECTOR，即当前最高优先级挂起IRQ的源编号。位[5:0]是NIPRILVL，是该中断的软件优先级。FIVECSR的位[31:6]是FIVECTOR，即当前最高优先级挂起FIQ的源编号。利用这个向量号，可以通过一个跳转表迅速定位到对应的ISR。

// 一个典型的IRQ向量跳转表示例（C语言内嵌汇编） void __attribute__((interrupt("IRQ"))) IRQ_Handler(void) { uint32_t vector; asm volatile ("ldr %0, [%1]" : "=r"(vector) : "r"(0x00223040)); // 读取NIVECSR uint32_t irq_number = (vector >> 6) & 0x3F; // 提取中断源编号 switch(irq_number) { case 0: // UART3_MINT_PFERR UART3_Error_ISR(); break; case 1: // UART3_MINT_RTS UART3_RTS_ISR(); break; // ... 其他中断处理 default: // 未知中断处理 break; } }

4. 实战编程：从初始化到中断服务例程

理论说得再多，不如一行代码。下面我们以一个具体的场景为例，展示如何对MC9328MX1的AITC进行编程。假设我们的系统需要配置以下中断：

FIQ：看门狗定时器（WDT_INT，中断源63），用于最高优先级的系统监护。
高优先级IRQ：系统定时器1（TIMER1_INT，中断源59），优先级设为14，用于操作系统滴答。
普通优先级IRQ：UART1接收中断（UART1_MINT_RX，中断源30），优先级设为8，用于串口通信。
低优先级IRQ：GPIO端口A中断（GPIO_INT_PORTA，中断源11），优先级设为2，用于按键检测。

4.1 AITC初始化流程

系统上电或复位后，第一步就是初始化AITC，建立一个清晰、可控的中断环境。

// AITC 初始化函数 void AITC_Init(void) { volatile uint32_t *reg; // 使用volatile防止编译器优化 // 1. 暂时屏蔽所有中断源 reg = (volatile uint32_t *)0x00223010; // INTENABLEH *reg = 0x00000000; reg = (volatile uint32_t *)0x00223014; // INTENABLEL *reg = 0x00000000; // 2. 配置中断类型：将看门狗中断设为FIQ，其余默认为IRQ reg = (volatile uint32_t *)0x00223018; // INTTYPEH *reg = (1 << (63-32)); // 设置第63位（WDT_INT）为1，即FIQ。63-32=31，即INTTYPEH[31] // INTTYPEL默认全0，即所有低32位中断为IRQ // 3. 配置普通中断优先级 // 中断源59 (TIMER1_INT) 优先级设为14 (0xE) // 59号中断位于 NIPRIORITY3 寄存器，每个中断源占4位。 // 59 / 8 = 7余3， 即在第7组（NIPRIORITY7）？不对，需要查表。 // 根据手册，中断源48-55在NIPRIORITY6，56-63在NIPRIORITY7。 // 中断源59在NIPRIORITY7中。59-56=3， 即该寄存器中���第3个字段（NIPR59）。 // NIPR59位于NIPRIORITY7寄存器的位[15:12]。 reg = (volatile uint32_t *)0x00223020; // NIPRIORITY7 uint32_t prio7_val = *reg; prio7_val &= ~(0xF << 12); // 清零NIPR59字段（位[15:12]） prio7_val |= (0xE << 12); // 设置优先级为14 (0xE) *reg = prio7_val; // 中断源30 (UART1_MINT_RX) 优先级设为8 (0x8) // 30号中断位于 NIPRIORITY3 寄存器。30 / 8 = 3余6， 即在第3组，第6个字段（NIPR30）。 // NIPR30位于NIPRIORITY3寄存器的位[27:24]。 reg = (volatile uint32_t *)0x00223030; // NIPRIORITY3 uint32_t prio3_val = *reg; prio3_val &= ~(0xF << 24); // 清零NIPR30字段 prio3_val |= (0x8 << 24); // 设置优先级为8 *reg = prio3_val; // 中断源11 (GPIO_INT_PORTA) 优先级设为2 (0x2) // 11号中断位于 NIPRIORITY1 寄存器。11 / 8 = 1余3， 即在第1组，第3个字段（NIPR11）。 // NIPR11位于NIPRIORITY1寄存器的位[15:12]。 reg = (volatile uint32_t *)0x00223038; // NIPRIORITY1 uint32_t prio1_val = *reg; prio1_val &= ~(0xF << 12); // 清零NIPR11字段 prio1_val |= (0x2 << 12); // 设置优先级为2 *reg = prio1_val; // 4. 设置初始中断掩码。例如，允许所有优先级的中断。 reg = (volatile uint32_t *)0x00223004; // NIMASK *reg = 0x00000000; // 值为0，不屏蔽任何优先级 // 5. （可选）配置中断仲裁禁用，根据系统需求决定 reg = (volatile uint32_t *)0x00223000; // INTCNTL *reg = (1 << 20) | (1 << 19); // 设置NIAD和FIAD位为1，中断期间禁止其他总线主设备 // 6. 使能特定的中断源（使用原子操作寄存器） reg = (volatile uint32_t *)0x00223008; // INTENNUM *reg = 63; // 使能WDT_INT (FIQ) *reg = 59; // 使能TIMER1_INT *reg = 30; // 使能UART1_MINT_RX *reg = 11; // 使能GPIO_INT_PORTA // 7. 最后，在ARM核心层面使能IRQ和FIQ异常 // 这通常通过修改CPSR寄存器完成，需要在汇编或特权模式下操作 asm volatile ( "MRS r0, CPSR\n\t" "BIC r0, r0, #0x80\n\t" // 清除I位，使能IRQ "BIC r0, r0, #0x40\n\t" // 清除F位，使能FIQ "MSR CPSR_c, r0" ); }

4.2 编写可重入的中断服务例程

可重入中断允许高优先级中断打断低优先级的ISR，这对于实时系统至关重要。AITC的NIMASK寄存器是实现这一功能的关键。

// 高优先级定时器中断服务例程 (优先级14) void __attribute__((interrupt("IRQ"))) TIMER1_IRQ_Handler(void) { uint32_t old_mask; // 1. 读取当前NIMASK值并保存 volatile uint32_t *nimask_reg = (volatile uint32_t *)0x00223004; old_mask = *nimask_reg & 0x1F; // 只取低5位 // 2. 提高中断掩码，屏蔽同级及更低优先级中断 // 当前中断优先级为14，将NIMASK设为14，则优先级<=14的中断都被屏蔽 *nimask_reg = 14; // 3. 清除外设中断标志（例如定时器状态寄存器） // *((volatile uint32_t *)TIMER1_SR_ADDR) &= ~TIMER1_INT_FLAG; // 4. 执行实际的中断处理任务 // ... 你的关键处理代码 ... // 5. 处理完成，恢复原来的中断掩码 *nimask_reg = old_mask; // 注意：AITC的NIVECSR/FIVECSR读取后可能会自动更新，但外设的中断标志必须手动清除。 }

重要提示：在可重入中断设计中，中断标志的清除时机需要仔细考量。通常建议在ISR的末尾、恢复NIMASK之前清除外设的中断标志。如果一开始就清除，从清除到提高NIMASK之间有一个极短的时间窗口，此时如果同一个低优先级中断再次发生，它可能会被立即响应，从而破坏重入逻辑。将清除操作后置可以确保当前ISR的执行不被自己打断。

4.3 利用INTFRC寄存器进行软件调试

INTFRCH和INTFRCL寄存器允许你通过软件强制产生一个中断。这在以下场景非常有用：

驱动开发与单元测试：在硬件外设尚未就绪或难以模拟特定硬件事件时，你可以通过强制中断来测试ISR的逻辑是否正确。
系统集成测试：验证复杂的中断嵌套和优先级调度逻辑。
故障注入：测试系统在异常中断情况下的鲁棒性。

// 软件触发一个GPIO中断（中断源11）进行测试 void Trigger_GPIO_IRQ_For_Test(void) { // 首先确保该中断已使能且配置为IRQ volatile uint32_t *intfrcl_reg = (volatile uint32_t *)0x00223054; // INTFRCL // 中断源11在INTFRCL寄存器中，位11。 *intfrcl_reg |= (1 << 11); // 强制置位第11位 // 此时，如果INTENABLEL[11]=1且INTTYPEL[11]=0，一个IRQ将会被产生。 // 测试完成后，需要清除强制位，否则该中断会持续发生。 // *intfrcl_reg &= ~(1 << 11); }

5. 常见问题排查与实战经验

在实际开发中，与AITC相关的问题往往令人头疼。下面总结了一些典型问题和排查思路。

5.1 中断无法触发

这是最常见的问题。请按照以下清单逐步排查：

ARM核心中断是否全局使能？检查CPSR的I位和F位是否已正确清除。这是最容易被忽略的一步。
外设中断是否使能？AITC的使能只是第一道关卡，每个外设模块（如UART、Timer）都有自己的中断使能位，必须同时打开。
AITC中该中断源是否使能？确认INTENABLEH/L对应位是否为1，或者是否通过INTENNUM正确写入。
中断类型配置是否正确？确认INTTYPEH/L的配置符合预期（IRQ还是FIQ）。如果你期望的是IRQ，但配置成了FIQ，而你的代码只处理了IRQ异常，那么中断也不会被响应。
中断标志是否已清除？如果外设的中断标志在ISR中没有被清除，中断只会触发一次。有些外设的标志需要特定的读写序列才能清除，务必查阅具体外设的手册。
是否有更高优先级中断在阻塞？检查NIMASK寄存器的值。如果当前ISR的优先级较低，且NIMASK设置了一个较高的值，低优先级中断会被屏蔽。
中断向量表是否正确安装？确保在内存的0x00地址（或高端向量表地址）处，IRQ和FIQ的异常向量指令正确指向你的IRQ/FIQ总入口函数。

5.2 中断响应错误或进入错误的服务程序

检查NIVECSR/FIVECSR：在IRQ/FIQ总入口处，第一时间读取这两个寄存器，打印或记录下NIVECTOR/FIVECTOR的值。看它是否与你预期触发的中断源编号一致。
检查中断优先级NIPRIORITY：如果多个IRQ同时发生，AITC会根据优先级和编号仲裁。确认你为各个中断设置的优先级符合设计预期。
检查INTFRC寄存器：确认你没有无意中通过软件强制了某个中断。
检查中断服务程序跳转表：在根据NIVECTOR/FIVECTOR进行跳转的代码中，是否有逻辑错误或边界条件未处理？

5.3 中断嵌套导致系统崩溃

堆栈溢出：中断嵌套会消耗更多的堆栈空间。确保为每个模式（特别是IRQ和FIQ模式）分配了足够深的堆栈。一个实用的方法是，在初始化时用特定的模式（如0xDEADBEEF）填充堆栈空间，运行一段时间后检查栈顶是否被修改，来估算最大栈深。
NIMASK操作不当：在可重入ISR中，必须成对地保存和恢复NIMASK。如果在提高NIMASK后，由于程序错误（如提前返回、异常分支）导致没有恢复原值，低优先级中断将被永久屏蔽。
资源竞争：如果ISR和后台任务（或其他ISR）共享全局变量或硬件资源，必须使用关中断、信号量等机制进行保护。在IRQ中修改NIMASK可以保护自己不被低优先级中断打断，但无法防止被FIQ打断。对关键资源的访问，可能需要临时禁用FIQ。

5.4 性能优化建议

FIQ用于最紧急、最简短的任务：FIQ有独立的R8-R14寄存器，上下文保存开销极小。将处理时间极短（如只是清除标志、发送信号量）的中断设为FIQ。
合理规划IRQ优先级：不要将所有中断都设为高优先级。区分实时性要求高的任务（如电机控制、通信协议超时）和实时性要求低的任务（如LED闪烁、非关键数据采集）。
ISR内部尽量精简：遵循“快进快出”原则。在ISR中只做最必要的工作（如读取数据、清除标志、发送消息），将复杂的处理交给后台任务。长时间占用ISR会阻塞其他中断，影响系统实时性。
使用INTENNUM/INTDISNUM：在ISR或任务中动态启用/禁用中断时，务必使用这两个原子操作寄存器，而不是直接读写INTENABLE，以避免竞态条件。

通过深入理解MC9328MX1的AITC架构、熟练掌握其寄存器编程方法、并牢记这些实战中的注意事项和排查技巧，你就能为你的嵌入式系统构建一个稳定、高效、可维护的中断管理体系。这不仅是针对这一款芯片的技能，其中蕴含的中断管理思想、优先级设计、原子操作等概念，在更现代的Cortex-M或Cortex-A系列处理器中依然通用，只是寄存器的名字和地址发生了变化而已。