一、先说结论（抓住本质）
ΔΣ ADC = 低分辨率量化器 + 过采样 + 噪声整形 + 数字滤波
它的核心思想不是“一次采得很准”，而是：
我一次采得很粗，但我采得非常快，而且把误差“挤”到高频，再用数字滤波丢掉。
二、为什么需要 ΔΣ ADC（它解决什么问题）
1️⃣ 传统 ADC 的痛点（以 SAR 为例）
ADC 类型 | 核心问题 |
Flash | 功耗爆炸、面积巨大 |
SAR | 分辨率有限（12~16bit 难） |
Pipeline | 复杂、功耗高 |
双积分 | 慢（但精度高） |
在电表 / 计量 / 工业测量中，你要的是：
- 高分辨率（18~24bit）
- 线性好
- 对模拟电路不敏感
- 长期稳定
👉 这正是 ΔΣ ADC 的主战场
三、ΔΣ ADC 的整体结构（先看全貌）
模拟输入
│
▼
[积分器] ──▶ [1bit量化器] ──▶ 数字比特流 ──▶ [数字滤波/抽取] ──▶ 高分辨率数字量
▲ │
└───────[DAC反馈]◀────┘
你可以把它理解为一个“带记忆的比较器系统”。
四、一步一步拆解 ΔΣ ADC 的工作机理
① Δ（Delta）：差分 / 误差的产生
知识点 1：它不是直接量化输入
系统先算一个“误差”：
误差 = 模拟输入 − DAC反馈
这个误差送进积分器。
📌重点：
ΔΣ ADC 不关心瞬时值，关心的是长期平均是否匹配输入
② Σ（Sigma）：积分（时间累加）
知识点 2：积分器 = “误差记账本”
积分器的作用：
- 如果输入 > DAC反馈
→ 积分器输出一直增加 - 如果输入 < DAC反馈
→ 积分器输出一直减少
📌 这一步非常关键：
积分 = 把“幅度信息”转换成“时间信息”
③ 1-bit 量化器（核心反直觉点）
知识点 3：为什么只用 1 bit？
量化器本质就是：
比较器：输出 = 1 或 0
优点：
- 没有失调问题
- 没有 DNL / INL
- 极其线性
- 非常稳定
📌 电表最怕什么？
温漂、失调、非线性
1bit 量化器天生免疫这些问题。
④ DAC 反馈（闭环系统）
知识点 4：ΔΣ 是一个闭环系统
量化结果（1/0）经过 DAC 反馈：
- 输出 1 → DAC 输出 +Vref
- 输出 0 → DAC 输出 −Vref（或 0）
这样就形成了一个负反馈控制系统。
📌 类比：
- 就像一个水箱
- 水位高了就放水
- 水位低了就加水
⑤ 比特流的“密度”= 输入电压
知识点 5：信息藏在“1 的比例”里
输出不是一个数，而是一串高速比特：
111011110111011111...
- 高输入 → 1 的比例高
- 低输入 → 1 的比例低
📌 这叫密度调制（Density Modulation）
五、过采样（Oversampling）—— 精度从哪来
知识点 6：过采样不是白给的
假设：
- 信号带宽：1 kHz
- 采样率：1 MHz
👉 采样率 = 带宽的 1000 倍
过采样带来两个好处：
- 量化噪声分散到更宽频带
- 目标带宽内噪声下降
六、噪声整形（ΔΣ 的灵魂）
知识点 7：量化噪声被“推到高频”
普通 ADC：
量化噪声 = 均匀分布
ΔΣ ADC：
低频噪声 ↓↓↓
高频噪声 ↑↑↑
这叫：
Noise Shaping（噪声整形）
一阶 ΔΣ 噪声特性：
低频区噪声 ~ f²
高阶 ΔΣ：
- 二阶：f⁴
- 三阶：f⁶
📌 电表只关心50 / 60 Hz
高频噪声可以直接滤掉。
七、数字滤波 + 抽取（Decimation）
知识点 8：真正“算数值”的地方在数字域
步骤：
- 低通滤波
- 去掉高频噪声
- 抽取
- 降采样率
- 输出一个高分辨率数字
例如：
1 MHz 比特流
→ 抽取到 1 kHz
→ 24-bit 数据
📌ΔΣ ADC的“分辨率”主要由数字滤波决定
八、为什么电能表/计量芯片几乎都用 ΔΣ ADC
需求 | ΔΣ ADC 的优势 |
微小信号 | 噪声低 |
高精度 | 24bit 可实现 |
长期稳定 | 1bit量化器 |
工频测量 | 天然低频优势 |
校准成本 | 低 |
这也是为什么：
- ADE、ATM90、RN 系列
- 能量计量 IC
- 保护继电器
几乎清一色 ΔΣ 架构
九、常见误区澄清
❌ “ΔΣ ADC 是高位 ADC”
错
✔它是“1bit ADC + DSP”
❌ “采样率越高，输出越快”
错
✔ 输出速率 = 抽取后的速率
❌ “高阶一定更好”
错
✔ 高阶：
- 稳定性差
- 易振荡
- 对模拟设计要求高
十、一句话工程总结
ΔΣ ADC 用“时间换幅度、用数字换模拟、用过采样换精度”，特别适合低频、高精度、长期稳定的计量系统。
