Tiva C系列PWM模块实战：中断、死区与故障保护配置详解

1. 项目概述：从寄存器手册到实战应用的深度跨越

如果你正在使用TI的Tiva C系列微控制器（比如经典的TM4C123系列）做电机控制、电源管理或者需要精密时序的任何项目，那么PWM模块绝对是你绕不开的核心外设。手册里那几十页密密麻麻的寄存器描述，是不是看得你头大？特别是关于中断状态清除的时机、死区时间如何精确插入、以及故障保护怎么配置才能既灵敏又可靠，这些细节往往决定了整个系统的稳定性和性能上限。

我自己在多个无刷电机驱动和数字电源项目中，没少跟Tiva的PWM模块打交道。踩过坑才知道，仅仅知道设置LOAD和CMP寄存器出个PWM波是远远不够的。真正的挑战在于如何让PWM“智能”地工作——在关键时刻触发中断进行动态调整，在H桥驱动中安全地插入死区防止炸管，以及在过流、过压时能毫秒级响应并安全关断。这些高级功能，都藏在PWMnISC（中断状态与清除）、PWMnDBCTL/RISE/FALL（死区控制）和PWMnFLTSRC0/1（故障源）这些寄存器里。

这篇文章，我就结合手册和实际项目经验，带你深入这三个核心机制。我们不止看寄存器每个位是干嘛的，更要弄明白它为什么这么设计，在实际代码中如何配置，以及有哪些手册里没写但至关重要的“坑”和技巧。目标是让你读完就能在项目中用起来，构建出更健壮、更可靠的PWM控制系统。

2. 核心机制深度解析与设计思路

Tiva C系列的PWM模块之所以强大，在于它将一个完整的PWM生成链路抽象得非常清晰，并且给了开发者极大的控制粒度。整个链路可以简化为：一个可配置计数模式（递增/递减）的定时器（计数器），两个用于设定关键点的比较器（CMPA, CMPB），一个根据事件（计数到0、到LOAD值、比较器匹配）产生原始脉冲的动作生成器（GENA/GENB），以及后级的死区插入和故障保护单元。我们重点要啃的硬骨头——中断、死区、故障——正是这个链路上的三个关键“监控与安全阀”。

中断机制的本质是让CPU从轮询中解放出来，实现事件驱动的精确响应。PWM模块可以在计数器归零、装载、以及两个比较器在递增/递减过程中匹配时产生中断。这让你可以在一个PWM周期内的特定时刻（例如，在占空比切换点）执行代码，用于更新下一个周期的参数、进行电流采样计算（常用于电机FOC控制）、或处理通信数据。它的设计巧妙之处在于将中断状态（PWMnRIS）、中断使能（PWMnINTEN）和中断清除（PWMnISC）分开，提供了灵活的屏蔽和状态管理能力。

死区时间是针对半桥或全桥驱动电路的“保命”设计。当控制同一个桥臂上下两个开关管（如MOSFET）时，理想情况下一个关断后另一个再导通。但器件有开关延迟，如果控制信号没有间隙，会导致上下管同时导通，形成瞬间短路（直通），烧毁器件。死区生成器的作用，就是自动将原始的PWM信号（pwmA）进行加工：pwmA’信号将其上升沿延迟一段时间（由RISEDELAY设定），而pwmB’信号是pwmA的反相，并将其上升沿（对应原pwmA的下降沿）也延迟一段时间（由FALLDELAY设定）。这样就确保了两个互补信号之间总有一段同时为低电平的“死区”，给了开关管安全的切换裕量。

故障处理则是系统的紧急制动系统。它允许外部硬件信号（故障引脚Fault0-3）或内部事件（ADC数字比较器触发）直接、快速地强制PWM输出进入预设的安全状态（通常为高阻或固定电平），这个路径优先级极高，几乎不经过CPU。这种硬件级的保护响应速度远快于软件中断，对于防止过流、过压事故至关重要。其设计采用“或”逻辑，允许你灵活配置多个故障源，任何一个有效即触发全局故障。

理解了这个顶层设计，我们再深入到每个部分的寄存器细节和实操中去看，你会发现这些配置背后都有很强的工程逻辑。

3. 中断状态管理与清除机制详解

3.1 中断源与状态寄存器全景

Tiva C的每个PWM发生器（Generator 0-3）都有一套独立的中断系统，核心是三个寄存器：PWMnRIS（原始中断状态）、PWMnINTEN（中断使能）和PWMnISC（中断状态与清除）。我们重点看PWMnISC，因为它既是状态镜，也是清除开关。

PWMnISC寄存器是一个RW1C（写1清除）类型的寄存器。这意味着你读取它时，它反映的是当前已发生且被使能的中断事件；而向某一位写1，就能清除该位对应的中断状态（同时也会清除PWMnRIS中的对应位）。这种设计避免了软件在读取-修改-写回过程中丢失其他中断事件的风险。

寄存器中的6个有效位对应6个关键事件：

• INTCNTZERO (Bit 0): 计数器归零中断。在递减计数模式下，计数器减到0时触发；在递增/递减模式下，计数器从1减到0时触发。这是标志一个PWM周期结束的自然节点。
• INTCNTLOAD (Bit 1): 计数器等于装载值中断。在递减模式下，计数器被重载时触发；在递增/递减模式下，计数器递增到LOAD值时触发。标志着一个周期的开始或计数方向的转折点。
• INTCMPAU (Bit 2) / INTCMPAD (Bit 3): 比较器A在计数器递增/递减过程中匹配的中断。这是实现可变占空比的关键。例如，在递增/递减模式下，你可以设置CMPA的值，在计数器递增到CMPA时（INTCMPAU）触发中断开始一段操作，在递减到CMPA时（INTCMPAD）触发中断结束操作或进行采样。
• INTCMPBU (Bit 4) / INTCMPBD (Bit 5): 比较器B的递增/递减匹配中断。功能同比较器A，为控制提供了第二个可编程的时序点，常用于生成更复杂的多段PWM波形或触发两次ADC采样。

关键细节与避坑指南：

1. 中断使能是前提：PWMnISC中的位只有在PWMnINTEN寄存器中对应位也被置1时，才会在事件发生时被置位。如果你发现进了中断服务程序但PWMnISC读出来是0，第一件事就是检查PWMnINTEN配置对了没有。
2. 清除时机有讲究：手册里那句Note至关重要：“中断状态只能在中断发生一个PWM时钟周期后被清除。”这意味着你不能在中断一进入时就立刻清除标志位。如果清除得太早，硬件可能还没来得及将状态位锁存稳定，导致清除无效，中断标志会再次被置起，造成“中断风暴”——CPU不断重复进入同一个中断，直到卡死。安全的做法是在中断服务程序（ISR）的末尾清除中断标志。同时，PWMDIV分频值越大，PWM时钟越慢，这个最小延迟周期的时间就越长，等待就需要更保守。
3. RW1C操作：清除中断时，务必使用“写1清除”操作。常见的错误是直接对整个寄存器赋值PWM0_ISC_R = 0x00，这可能会误清除其他未处理的中断位。正确做法是读取当前值，然后只对需要清除的位写1。通常使用类似PWM0_ISC_R = PWM0_ISC_R;的写法是无效的，因为读取的值可能不包含需要写1的位。标准做法是：PWM0_ISC_R = (1 << 0);来清除Bit 0的中断。

3.2 实战中的中断配置流程与代码示例

假设我们需要在PWM Generator 0上，利用计数器归零中断来周期性地更新占空比（一个常见的闭环控制场景），同时利用比较器A上升匹配中断来触发ADC采样（例如在电机控制中采样相电流）。

首先，是初始化与配置步骤：

// 1. 使能PWM模块时钟（假设使用PWM0） SYSCTL_RCGCPWM_R |= SYSCTL_RCGCPWM_R0; // 2. 配置PWM时钟分频（PWMDIV），假设系统时钟80MHz，希望PWM时钟20MHz SYSCTL_RCC_R &= ~SYSCTL_RCC_USEPWMDIV; // 先禁用分频器更新 SYSCTL_RCC_R |= SYSCTL_RCC_PWMDIV_4; // 4分频，80/4=20MHz SYSCTL_RCC_R |= SYSCTL_RCC_USEPWMDIV; // 使能更新 // 3. 配置PWM0 Generator 0为递减计数模式，同步更新模式（推荐） PWM0_0_CTL_R = 0; // 先停止发生器 PWM0_0_CTL_R |= PWM_0_CTL_MODE_DOWN; // 递减模式 // 设置装载值、比较值等... PWM0_0_LOAD_R = period - 1; // PWM周期 = (LOAD + 1) / PWM_Clk PWM0_0_CMPA_R = duty_cycle - 1; // 占空比 = (CMPA + 1) / (LOAD + 1) // 4. 配置动作发生器，定义输出行为（例如，计数器为LOAD时输出高，等于CMPA时输出低） PWM0_0_GENA_R = (PWM_0_GENA_ACTLOAD_ONE | PWM_0_GENA_ACTCMPAD_ZERO); // 5. 配置中断 // 使能计数器归零和比较器A上升匹配中断 PWM0_0_INTEN_R |= (PWM_INTEN_INTCNTZERO | PWM_INTEN_INTCMPAU); // 注意：在递减模式下，INTCMPAU事件不会发生，这里仅为示例。实际应根据计数模式选择INTCMPAU或INTCMPAD。 // 6. 在NVIC中使能PWM0中断（中断号需查数据手册，例如PWM0_GEN0可能是INT_PWM0_0） NVIC_EN0_R |= (1 << (INT_PWM0_0 - 16)); // 假设INT_PWM0_0是IRQ编号 // 7. 启动PWM发生器 PWM0_0_CTL_R |= PWM_0_CTL_ENABLE;

接下来，是中断服务程序的编写要点：

void PWM0_Gen0_Handler(void) { // 1. 首先判断中断源 uint32_t intStatus = PWM0_0_ISC_R; // 2. 处理计数器归零中断（周期结束） if (intStatus & PWM_INTEN_INTCNTZERO) { // 在这里进行控制律计算，更新下一个周期的CMPA值（占空比） // 例如：new_duty = PID_Calculate(...); // PWM0_0_CMPA_R = new_duty - 1; // 注意同步更新模式的设置 // 注意：直接写CMPA可能不是立即生效，取决于PWMnCTL中的CMPAUPD配置 } // 3. 处理比较器A匹配中断 if (intStatus & PWM_INTEN_INTCMPAU) { // 触发ADC采样。在电机FOC控制中，这常用于在PWM中点采样相电流，此时开关噪声最小。 ADC0_PSSI_R |= ADC_PSSI_SS0; // 触发ADC序列0开始采样 } // 4. 非常重要：在ISR末尾清除中断标志位 // 写1到PWMnISC的对应位来清除。务必在完成所有处理后再清除。 PWM0_0_ISC_R = intStatus; // 将读出的状态写回，对应位为1的会被清除（RW1C） // 更安全的写法是显式清除： // PWM0_0_ISC_R = PWM_INTEN_INTCNTZERO | PWM_INTEN_INTCMPAU; }

实操心得：

1. 中断嵌套与优先级：PWM中断通常要求快速响应，尤其是用于触发ADC采样的比较器匹配中断。在NVIC中为其设置较高的硬件优先级，并考虑是否需要禁止中断嵌套，以防止高优先级中断打断PWM控制时序。
2. 状态读取与清除的顺序：一定要先读取PWMnISC保存到局部变量，再用这个变量去判断和清除。如果在判断和清除之间发生了新的中断，直接读寄存器判断可能会丢失新事件，而用局部变量则保存了进入ISR瞬间的快照。
3. 更新PWM参数时的同步：在中断中更新LOAD、CMPA、CMPB等寄存器时，要特别注意PWMnCTL寄存器中的LOADUPD、CMPAUPD等位的配置。如果配置为“局部同步”或“全局同步”，新值会在下一个计数器归零周期才生效，这避免了在PWM周期中间更新导致的脉冲畸形。这是实现无毛刺、平滑改变PWM参数的关键。

4. 死区时间生成机制与精确配置

4.1 死区生成器的工作原理

死区生成器位于动作发生器（GENA/GENB）之后。它接收原始的pwmA和pwmB信号，输出经过延迟处理的pwmA'和pwmB'信号。当死区使能（PWMnDBCTL.ENABLE = 1）时，pwmB输入被忽略，pwmB'完全由pwmA反相后再经延迟生成。

其工作流程如下：

1. pwmA'生成：pwmA信号的上升沿被延迟。延迟的时间由PWMnDBRISE.RISEDELAY定义，单位是PWM时钟周期。下降沿不受影响。
2. pwmB'生成：首先将pwmA信号取反，得到中间信号。然后，这个中间信号的上升沿（对应原pwmA的下降沿）被延迟。延迟的时间由PWMnDBFALL.FALLDELAY定义，单位也是PWM时钟周期。

这样做的效果是：对于一对互补的pwmA'和pwmB'信号，在pwmA'从低变高、以及pwmB'从低变高（即pwmA'从高变低）的时刻，都插入了一段两者同时为低的死区时间。RISEDELAY控制上管关断到下管导通之间的死区，FALLDELAY控制下管关断到上管导通之间的死区。在大多数对称应用中，这两个值设置为相同。

4.2 寄存器配置详解与计算

PWMnDBCTL (Dead-Band Control)寄存器：

• ENABLE (Bit 0): 死区生成器总开关。0=直通，1=使能死区插入。务必在PWM发生器禁用时修改此位，否则可能导致输出出现不可预测的毛刺。

PWMnDBRISE (Dead-Band Rising-Edge Delay)寄存器：

• RISEDELAY (Bits 11:0): 12位无符号整数，定义pwmA'上升沿的延迟时钟周期数。最大值受限于pwmA信号的高电平时间。手册警告：如果RISEDELAY大于pwmA的高电平时间，pwmA'将没有高电平输出。

PWMnDBFALL (Dead-Band Falling-Edge Delay)寄存器：

• FALLDELAY (Bits 11:0): 12位无符号整数，定义pwmB'上升沿（原pwmA下降沿）的延迟时钟周期数。最大值受限于pwmA信号的低电平时间。如果FALLDELAY大于pwmA的低电平时间，pwmB'将没有高电平输出。

死区时间计算： 假设PWM时钟频率为PWM_CLK = 20 MHz，则一个时钟周期T_clk = 50 ns。 若设置RISEDELAY = 40，则上升沿死区时间T_dbr = 40 * 50 ns = 2000 ns = 2 us。 同理，若FALLDELAY = 40，则下降沿死区时间T_dbf = 2 us。

如何确定LOAD和CMP值以确保死区有效： 假设我们需要一个频率为20kHz，占空比为50%的PWM，且需要2us的死区。

1. PWM周期T_period = 1 / 20kHz = 50 us。
2. PWM时钟周期T_clk = 50 ns。
3. 所需的计数器装载值LOAD = T_period / T_clk - 1 = 50us / 50ns - 1 = 1000 - 1 = 999。
4. 无死区时，50%占空比对应的CMPA = LOAD * 50% = 499（近似）。
5. 加入死区后，高电平有效时间会减少。RISEDELAY和FALLDELAY各消耗2us（即40个时钟周期）。因此，实际高电平时间需要满足：高电平时间 > RISEDELAY * T_clk，低电平时间需要满足：低电平时间 > FALLDELAY * T_clk。
6. 为了安全，我们通常让CMPA值远离0和LOAD。例如，设置CMPA = LOAD - FALLDELAY - margin。假设margin为10个周期，则CMPA = 999 - 40 - 10 = 949。这样，pwmA的高电平时间为(LOAD - CMPA) * T_clk = (999-949)*50ns = 2.5us，大于RISEDELAY的2us；低电平时间为(CMPA + 1) * T_clk = 950*50ns=47.5us，远大于FALLDELAY的2us。配置是安全的。

配置代码示例：

// 假设PWM0 Generator 0已配置为递减模式，LOAD=999 void PWM_DeadBand_Config(void) { // 禁用PWM发生器以安全配置死区 PWM0_0_CTL_R &= ~PWM_0_CTL_ENABLE; // 配置死区时间：2us @ 20MHz PWM clock -> 40 cycles uint32_t deadband_cycles = 40; PWM0_0_DBRISE_R = deadband_cycles; // 设置上升沿延迟 PWM0_0_DBFALL_R = deadband_cycles; // 设置下降沿延迟 // 使能死区生成器 PWM0_0_DBCTL_R |= PWM_0_DBCTL_ENABLE; // 重新配置比较值，考虑死区影响（���保有效脉宽>死区时间） // 假设我们希望最终输出的pwmA'高电平时间为20us // 那么pwmA原始信号的高电平时间应为 20us + 2us = 22us // 对应的CMPA值 = LOAD - (22us / T_clk) = 999 - (22us/50ns) = 999 - 440 = 559 PWM0_0_CMPA_R = 559; // 重新使能PWM发生器 PWM0_0_CTL_R |= PWM_0_CTL_ENABLE; }

关键陷阱与经验：

1. 配置顺序：绝对不要在PWM输出使能的情况下修改死区控制寄存器(DBCTL)、延迟寄存器(DBRISE/DBFALL)以及动作发生器寄存器(GENA/GENB)。这会导致输出出现毛刺，可能瞬间引起桥臂直通。正确的顺序是：停止PWM发生器(CTL.ENABLE=0) -> 配置死区参数 -> 重新使能发生器。
2. 时间裕量：计算CMPA/CMPB时，一定要给死区时间留出足够的裕量（margin）。不要卡着RISEDELAY或FALLDELAY的值设置比较点，要考虑到PWM时钟的抖动、软件更新的微小不同步以及开关管本身的关断延迟。我通常会在计算值上再减去5-10个时钟周期作为安全边际。
3. 非对称死区：在某些特殊拓扑（如同步整流Buck电路）中，上下管的开关特性不同，可能需要设置不同的上升沿和下降沿死区。DBRISE和DBFALL是独立配置的，给了你这种灵活性。
4. 示波器验证：死区配置完成后，一定要用示波器同时测量pwmA'和pwmB'两个输出信号，验证死区时间是否与设定值相符，以及两个信号是否在任何时候都没有重叠的高电平。这是硬件调试的必备步骤。

5. 故障处理机制与安全关断配置

5.1 故障源与故障处理逻辑

故障处理是PWM模块的硬件安全网。其核心目标是：当故障条件成立时，绕过CPU，以最短的硬件路径强制PWM输出进入用户预设的安全状态。Tiva C提供了丰富的故障源：

• 外部故障引脚 (Fault0-Fault3)：通常是连接到过流保护电路、过压保护电路或急停按钮的GPIO引脚。这些引脚被配置为PWM故障功能后，一旦电平有效（可配置高有效或低有效），立即触发故障。
• 内部数字比较器触发 (DCMP0-DCMP7)：这是与ADC模块联动的强大功能。ADC的数字比较器可以在采样值超过设定阈值时产生触发信号，这个信号可以直接路由到PWM模块作为故障源。实现了基于模拟量（如电流、电压）的硬件级保护，响应速度极快。

故障逻辑由PWMnFLTSRC0和PWMnFLTSRC1寄存器控制：

• PWMnFLTSRC0：管理4个外部故障引脚（Fault0-3）。每个位置1，表示对应引脚信号参与故障“或”运算。
• PWMnFLTSRC1：管理8个ADC数字比较器触发（DCMP0-7）。每个位置1，表示对应触发信号参与故障“或”运算。

最终的故障条件 = (FLTSRC0中使能的故障引脚信号相“或”)OR(FLTSRC1中使能的数字比较器触发信号相“或”)。这个最终信号会送到每个PWM发生器的故障处理单元。

5.2 故障响应与输出动作配置

当故障条件被触发时，PWM模块会做什么？这由PWMnFLTSTAT（故障状态，只读）和PWMnFLTCTL（故障控制）寄存器控制，但更关键的是PWMnGENA/GENB寄存器中针对故障的动作配置。

在PWMnGENA和PWMnGENB寄存器中，除了我们之前用到的ACTZERO、ACTLOAD等字段，还有两个非常重要的字段：ACTCMPAU等动作字段在故障时可以被覆盖。具体来说，你需要配置PWMnFLTCTL寄存器中的FAULT0/1位域，来定义当故障发生时，输出引脚pwmA和pwmB应该被强制为何种状态（高电平、低电平、高阻态）。

然而，一个更常见且直接的方法是使用故障条件直接作为动作生成器的一个“事件”。在PWMnGENA/GENB寄存器中，存在ACTFAULT字段（可能在更高位的bit，具体请查阅对应型号的完整数据手册，输入资料中未显示这部分，但它是标准功能）。你可以配置当故障事件发生时，输出立即执行某个动作，例如：

• ACTFAULT = 0x1：故障时反转输出。
• ACTFAULT = 0x2：故障时强制输出低。
• ACTFAULT = 0x3：故障时强制输出高。

对于电机驱动，最安全的方式通常是故障时强制所有PWM输出为低电平（或高阻态，取决于你的驱动电路逻辑），从而关闭所有开关管。

5.3 完整故障保护配置实例

假设我们使用Fault0引脚（例如连接到一个过流比较器的输出）作为故障源，希望在故障发生时，PWM0A和PWM0B输出立即变为低电平，并且锁定这种状态，直到软件手动清除故障。

void PWM_Fault_Config(void) { // 1. 配置故障引脚（假设Fault0对应PD4引脚） // 使能GPIO端口D时钟 SYSCTL_RCGCGPIO_R |= SYSCTL_RCGCGPIO_R3; while(!(SYSCTL_PRGPIO_R & SYSCTL_PRGPIO_R3)) {} // 等待就绪 // 配置PD4为PWM故障输入功能 GPIO_PORTD_AFSEL_R |= (1 << 4); // 启用备用功能 GPIO_PORTD_PCTL_R = (GPIO_PORTD_PCTL_R & ~0x000F0000) | (0x4 << 16); // 配置为PWM故障0，具体MUX值查数据手册 GPIO_PORTD_DEN_R |= (1 << 4); // 数字使能 // 通常故障引脚低电平有效，可能需要上拉。根据硬件设计调整。 // GPIO_PORTD_PUR_R |= (1 << 4); // 2. 配置PWM故障源寄存器 (PWM0FLTSRC0)，使能Fault0 PWM0_FLTSRC0_R |= PWM_FLTSRC0_FAULT0; // 如果需要，还可以使能其他故障源，如ADC数字比较器 // PWM0_FLTSRC1_R |= PWM_FLTSRC1_DCMP0; // 3. 配置故障控制寄存器 (PWM0FLTCTL)，定义故障行为 // 假设我们希望故障时，PWM0A和PWM0B（对应Generator 0）输出低电平 // 这通常通过配置PWM0_0_GENA和GENB中的故障动作位域完成，或者通过FLTCTL // 查阅手册，PWM0_FLTCTL_R中可能有针对每个发生器的故障动作配置。 // 例如：PWM0_FLTCTL_R |= (PWM_FLTCTL_FAULT0_LOW | PWM_FLTCTL_FAULT0_MASK); // 注意：不同型号寄存器名和位域可能不同，此处为示意。 // 4. 配置PWM发生器控制寄存器(PWMnCTL)，启用故障源选择（如果FLTSRC位存在） // PWM0_0_CTL_R |= PWM_0_CTL_FLTSRC; // 5. （可选）配置故障恢复模式。是自动恢复还是手动恢复？ // 在PWMnFLTSTAT或相关寄存器中，可能有“故障锁存”位。如果希望故障发生后保持，直到软件清除，则需要配置为锁存模式。 // 例如：PWM0_FLTSTAT_R |= PWM_FLTSTAT_FAULT0; // 写1可能用于锁存或清除，需查证 } // 故障处理中断服务程序（如果使能了故障中断） void PWM_Fault_Handler(void) { // 读取故障状态寄存器，确定是哪个故障源触发 uint32_t faultStatus = PWM0_FLTSTAT_R; if (faultStatus & PWM_FLTSTAT_FAULT0) { // 处理Fault0触发的故障，例如记录日志、关闭其他外设等 System_Log_Fault(FAULT_OVERCURRENT); // 清除故障状态（如果是可清除的）。可能需要先解除故障条件（如过流消失），再清除标志。 // 注意：有些故障状态是自动清除的，有些需要软件清除。务必查阅手册。 // PWM0_FLTSTAT_R = PWM_FLTSTAT_FAULT0; // 示例，实际位操作可能不同 } // ... 处理其他故障源 }

安全设计核心要点：

1. 硬件优先：故障保护路径应尽可能短，尽量依靠硬件自动关断，而不是等软件中断响应。确保PWMnGENA/GENB中配置的故障动作是硬件自动执行的。
2. 故障状态持久化：对于严重的故障（如短路），通常配置为“锁存”模式。故障一旦发生，即使故障信号消失，PWM输出也保持安全状态，防止在故障未彻底排除前自动重启造成二次损坏。需要通过软件读取故障状态并手动清除才能恢复。
3. 多级保护：不要只依赖一种故障源。可以同时使能硬件故障引脚和ADC数字比较器，构成多级保护。例如，硬件比较器提供纳秒级的极速关断（针对短路），ADC比较器提供微秒级的过流关断（针对过载）。
4. 故障诊断：PWMnFLTSTAT寄存器非常重要。在故障中断服务程序中，首先要读取它来判断具体的故障源，以便进���不同的错误处理和记录。这对于产品调试和售后问题分析至关重要。
5. 测试验证：在实际给功率部分上电前，必须测试故障保护功能。可以通过软件模拟拉低故障引脚，或者配置ADC比较器阈值来触发故障，然后用示波器观察PWM输出是否立即、无误地进入安全状态（如全部变低）。这是产品可靠性测试的必做项。

6. 高级应用与联动配置实战

掌握了中断、死区、故障这三个独立模块后，我们可以将它们组合起来，实现更复杂、更可靠的应用。这里以一个典型的无刷直流电机（BLDC）六步换相控制为例，展示如何联动使用这些功能。

场景描述：我们使用一个PWM发生器（如Generator 0）产生高频PWM波控制电机转速，同时利用其比较器匹配中断在PWM周期中点触发ADC采样相电流（用于电流环控制）。另外，使用故障引脚连接硬件过流保护电路。还需要死区时间保护H桥。

配置方案：

1. PWM基础与死区：配置PWM0 Generator 0为递增/递减计数模式，产生中心对齐的PWM信号（更适合电机控制）。设置LOAD值决定PWM频率，设置CMPA值决定占空比。使能死区生成器，根据MOSFET的规格设置合理的RISEDELAY和FALLDELAY。
2. 中断用于电流采样：使能INTCMPAU和INTCMPAD中断（递增和递减匹配CMPA）。在CMPA设置为LOAD/2时，这两个中断恰好发生在每个PWM周期的正中和负中，此时开关噪声最小，是采样的黄金时刻。在中断服务程序中触发ADC采样相电流。
3. 中断用于换相计时：使能INTCNTZERO中断。在每个PWM周期结束时（计数器归零），检查电机换相状态机，如果需要换相，则在此中断中更新GPIO控制另外两个桥臂的上管和下管状态（注意：换相操作通常涉及多个PWM发生器和GPIO，这里简化说明）。
4. 故障保护：配置故障引脚，并在PWMnGENA/GENB中设置ACTFAULT为强制输出低。同时，可以配置一个ADC数字比较器，当采样的电流值超过软件设定的安全阈值时（比硬件过流点低），也触发故障，实现软件限流。

代码结构示意：

// 初始化 PWM_Init(); // 配置PWM时钟、发生器、死区 PWM_Setup_Interrupts(); // 使能CNTZERO, CMPAU, CMPAD中断 PWM_Setup_Fault(); // 配置故障引脚和动作 ADC_Init_for_Current_Sensing(); // 配置ADC，关联到PWM中断触发 // PWM0 Generator 0 中断服务程序 void PWM0_0_Handler(void) { uint32_t status = PWM0_0_ISC_R; if (status & PWM_INTEN_INTCNTZERO) { // 周期结束，运行换相状态机 BLDC_Commutation_State_Machine(); } if (status & (PWM_INTEN_INTCMPAU | PWM_INTEN_INTCMPAD)) { // PWM中点，触发电流采样 ADC_Trigger_Sample(); // 可选：在此处进行电流环PID计算，并更新CMPA值（需注意同步更新） } PWM0_0_ISC_R = status; // 清除中断标志 } // 故障中断服务程序 void PWM_Fault_Handler(void) { // 记录故障类型，关闭系统，可能需要用户干预才能复位 System_Enter_Safe_State(); Fault_LED_On(); // ... 其他安全处理 }

这种联动配置将PWM模块的潜力充分发挥了出来：死区保证了硬件安全，中断实现了精确定时和控制循环，故障保护则在最底层兜底。整个系统具备了高可靠性、高响应速度的雏形。

7. 常见问题排查与调试技巧实录

即使理解了原理和配置，在实际调试中还是会遇到各种问题。下面是我在项目中总结的一些典型问题和解决方法。

问题1：PWM输出没有波形。

• 检查清单：
  1. 时钟与电源：确认PWM模块的时钟是否使能（SYSCTL_RCGCPWM）？系统时钟是否配置正确？芯片是否正常供电？
  2. 引脚复用：确认输出引脚是否配置为PWM功能（GPIO_AFSEL和GPIO_PCTL）？是否使能了数字功能（GPIO_DEN）？
  3. 发生器使能：PWMnCTL寄存器中的ENABLE位是否置1？
  4. 输出使能：PWMENABLE寄存器（这是一个全局输出使能寄存器，输入资料未提及，但很重要）中，对应的输出位（如PWM0ENABLE）是否置1？
  5. 动作发生器配置：PWMnGENA/GENB是否配置了有效的动作？例如，如果ACTZERO和ACTLOAD都设为“Do Nothing”，那输出就永远是初始状态（通常为低）。

问题2：中断无法进入。

• 检查清单：
  1. NVIC配置：是否在NVIC中使能了对应的PWM中断向量？中断优先级是否被其他更高优先级中断屏蔽？
  2. 中断使能位：PWMnINTEN寄存器中对应的中断源使能了吗？
  3. 全局中断：是否使用了__enable_irq()或类似指令开启了CPU的全局中断？
  4. 中断标志：用调试器查看PWMnRIS寄存器，看中断事件是否确实发生了。如果RIS位没置1，说明事件没发生，检查LOAD、CMP值设置和计数模式。
  5. 中断清除：检查中断服务程序是否清除了PWMnISC标志？如果没清除，中断只会进入一次。

问题3：死区时间不生效或效果不对。

• 检查清单：
  1. 使能位：PWMnDBCTL.ENABLE置1了吗？
  2. 配置时机：是否在PWM发生器禁用（ENABLE=0）时配置的死区寄存器？这是最常见错误。
  3. 延迟值过大：用示波器测量原始的pwmA信号（如果可能）和最终的pwmA'、pwmB'。如果pwmA'始终为低，可能是RISEDELAY设置大于了pwmA的高电平时间。重新计算CMPA值，确保高电平时间 >RISEDELAY * T_clk。
  4. 信号反相：检查pwmB'是否确实是pwmA'的反相且带延迟。如果不是，检查PWMnGENB的配置，确保死区使能时它使用的是pwmA反相后的信号。

问题4：故障保护不动作。

• 检查清单：
  1. 故障源配置：PWMnFLTSRC0/1寄存器中，对应的故障源（如FAULT0）使能了吗？
  2. 故障引脚配置：GPIO是否正确配置为PWM故障功能？故障信号的有效电平（高/低）是否与硬件电路匹配？可能需要上拉/下拉电阻。
  3. 故障动作配置：PWMnGENA/GENB中的故障动作或PWMnFLTCTL寄存器配置为期望的安全状态（如输出低）了吗？
  4. 故障状态：触发故障条件后，读取PWMnFLTSTAT寄存器，看对应的故障位是否置1。如果没有，说明故障信号没有被PWM模块识别。
  5. 同步问题：和死区一样，故障相关的配置也可能需要在PWM禁用时进行。

调试技巧：

• 善用调试器：实时查看PWMnCOUNT寄存器的值，看计数器是否在正常运行。查看PWMnLOAD、PWMnCMPA等关键寄存器的值是否正确写入。
• 逻辑分析仪/示波器是关键：PWM的时序问题，再好的调试器也不如一台示波器直观。同时抓取多个相关信号（如PWM输出、故障引脚、ADC触发信号），对照分析。
• 简化测试：先屏蔽所有高级功能（中断、死区、故障），只配置最基本的PWM输出，确保有波形。然后逐一添加功能，每加一个就测试一次，可以快速定位问题所在模块。
• 查阅勘误表：TI的芯片可能有硅片勘误（Silicon Errata），里面会列出PWM模块已知的问题和变通方案。遇到诡异的问题时，去查一下勘误表或许有惊喜。

通过这种系统性的排查思路，大部分PWM相关的问题都能被定位和解决。记住，嵌入式开发中，对硬件寄存器的理解深度，直接决定了你解决问题的能力上限。希望这篇结合了手册原理和实战经验的解析，能帮你把Tiva C的PWM模块真正玩转。