AM572x高速SD/eMMC接口时序详解：SDR50/SDR104/DDR50模式配置与调试

1. 项目概述与核心价值

在嵌入式系统，尤其是基于TI AM572x这类高性能异构处理器的设计中，高速存储接口的稳定性往往是决定产品成败的关键细节之一。很多工程师在调试SD卡或eMMC时，会遇到一些“玄学”问题：在低速模式下一切正常，一旦切换到SDR50、SDR104或DDR50等高速模式，系统就变得不稳定，时而读写失败，时而甚至无法识别设备。这些问题，十有八九根源于接口的时序参数没有配置正确。

AM572x的数据手册（Datasheet）里关于MMC接口的时序章节，内容详实但信息密度极高，对于不常接触高速信号设计的工程师来说，就像一本天书。里面充斥着各种以“SDR50x”、“DDR50x”命名的参数，以及建立时间（Setup Time）、保持时间（Hold Time）、时钟脉冲宽度等专业术语。如果只是照猫画虎地填几个寄存器值，而不理解这些数字背后的物理意义和约束条件，那么在复杂的PCB板级环境下，几乎必然会踩坑。

这篇文章，我就结合自己多次在AM572x平台上调试高速SD卡和eMMC的经验，把MMC1接口在SDR50、SDR104和DDR50这三种关键高速模式下的时序参数掰开揉碎了讲清楚。我们不止看手册上“是什么”，更要深究“为什么”这么规定，以及在实际的硬件设计和软件配置中“怎么做”才能满足这些要求。无论你是正在画AM572x核心板的硬件工程师，还是负责底层驱动开发的软件工程师，理解这些内容都能帮助你从根本上规避信号完整性问题，让你的存储系统跑得既快又稳。

2. 高速MMC接口时序基础概念解析

在深入AM572x的具体参数之前，我们必须先建立一套关于数字接口时序的基础认知框架。这就像学武功要先扎马步，基础不牢，后面看任何参数表格都只是雾里看花。

2.1 核心时序关系：建立时间与保持时间

所有同步数字接口通信的基石，就是建立时间（tsu, Setup Time）和保持时间（th, Hold Time）这两个概念。它们定义了一个数据信号（或命令信号）相对于采样时钟边沿必须保持稳定的时间窗口。

想象一下时钟信号（mmc1_clk）是一个严格的考官，它只在上升沿（或下降沿）那一刻“阅卷”——也就是采样数据线（mmc1_dat）或命令线（mmc1_cmd）上的电平。为了保证采样正确，数据必须在考官到来之前就已经准备好并保持稳定，这个提前准备好的时间就是建立时间。考官阅卷后，数据还不能立刻改变，需要再保持稳定一小段时间，以确保采样电路能可靠地锁存这个值，这段时间就是保持时间。

在AM572x的语境下，作为主机（Host）的处理器和作为从设备（Device）的SD卡/eMMC，它们互为信号的发送者和接收者。因此，时序要求是双向的：

• 接收模式（Receiver Mode）：AM572x作为接收方，SD卡发送数据。此时，AM572x对SD卡发出的数据和命令信号有建立时间和保持时间的要求。手册中的tsu(cmdV-clkH)这类参数就是描述这个要求。
• 发送模式（Transmitter Mode）：AM572x作为发送方，SD卡接收数据。此时，AM572x需要保证自己发出的信号，在SD卡的输入端能满足SD卡规格书所要求的建立和保持时间。手册中的td(clkL-cmdV)这类输出延迟参数，就是用来调整AM572x自身发送时序的。

2.2 时钟信号的关键参数

时钟是同步系统的节拍器，它的质量直接决定了通信的极限。

• 操作频率（fop(clk)）：这是最直观的参数，如SDR50是96MHz，SDR104是192MHz，DDR50是48MHz。但要注意，DDR50虽然时钟频率是48MHz，但由于是在时钟的上升沿和下降沿都采样数据，其有效数据传输率等同于96MHz SDR，故名DDR（双倍数据速率）。
• 脉冲宽度（tw(clkH)/tw(clkL)）：指时钟信号高电平和低电平的持续时间。手册中通常给出一个基于时钟周期P的计算公式，例如0.5*P - 0.185 ns。这个公式意味着，在一个理想的50%占空比时钟基础上，允许有一个微小的偏差（这里是0.185ns）。这个偏差来自于芯片内部PLL和时钟树产生的抖动（Jitter）以及输出驱动器的性能限制。

2.3 延迟参数与IO延迟补偿

这是AM572x等现代处理器中非常关键且强大的一个功能。参数如td(clkL-cmdV)表示从时钟下降沿到命令信号有效跳变之间的延迟。这个值可以是负的（如-3.66ns），这意味着命令信号的跳变可以发生在时钟下降沿之前！

这听起来有违直觉，但却是解决高速时序问题的核心手段。它通过芯片内部的可编程延迟单元（通常称为DLL或可配置延迟线）来实现。我们可以主动在数据/命令路径上插入延迟（A_DELAY，针对输出）或在采样时钟路径上插入延迟（G_DELAY，针对输入），以此来“挪动”信号在时间轴上的位置，从而让信号的边缘精准地落入接收端的采样窗口中央。

AM572x手册中提到的Virtual IO Timing Modes和Manual IO Timing Modes，其本质就是提供不同颗粒度和灵活性的延迟配置方式，来满足不同速度等级模式下的时序裕量要求。不理解这一点，就无法真正驾驭高速接口的配置。

2.4 SDR与DDR的本质区别

这是选择模式时必须理解的概念。

• SDR（Single Data Rate）：仅在时钟的上升沿（对于MMC接口）采样数据。SDR50和SDR104都属于此类，区别主要在于时钟频率和对应的时序严格程度。
• DDR（Double Data Rate）：在时钟的上升沿和下降沿都采样数据。DDR50模式就是典型代表。这带来一个关键变化：时序参数参考的时钟边沿从单一的上升沿（clkH）变成了时钟的跳变沿（clk，包括上升和下降）。因此，在DDR模式下，建立和保持时间的要求是相对于任何一个时钟跳变沿来定义的，这对信号完整性（特别是时钟的占空比）提出了更高要求。

3. AM572x MMC1接口三大高速模式时序详解

有了前面的理论基础，我们现在可以直面AM572x数据手册（文档号ZHCSG49F）中那些令人望而生畏的表格了。我会把表格中的关键参数提取出来，并附上我的解读和实战注意事项。

3.1 SDR50模式时序剖析

SDR50模式是UHS-I SD卡支持的第一档高速模式，时钟频率为96MHz，周期约10.42ns。在这个速度下，时序窗口已经变得很窄，需要仔细对待。

表7-98. MMC1 - SD卡SDR50模式时序要求（接收模式）

解读与实战要点：

1. 接收方视角：这张表定义了当SD卡发送数据/命令给AM572x时，AM572x（作为接收方）要求信号必须满足的条件。SDR503要求命令信号在时钟上升沿到来前至少稳定1.72ns；SDR504要求命令信号在时钟上升沿之后至少保持1.6ns。
2. 关键挑战：在96MHz下，一个时钟周期才10.42ns。留给数据稳定的有效窗口（周期减去建立保持时间）非常短。这意味着PCB走线的长度偏差、过孔阻抗不连续等因素引入的微小延迟，都可能导致时序违规。
3. Loopback模式：SDR508提到了“Pad Loopback Clock”和“Internal Loopback Clock”。这是AM572x用于采样输入数据的时钟源选项。Internal Loopback是使用芯片内部产生的时钟直接采样，延迟最小，但对时钟质量要求高。Pad Loopback是使用从引脚反馈回来的时钟采样，可以抵消一部分PCB走线延迟，常用于更高速度或信号完整性较差的情况。在SDR50下，两者保持时间要求相同。

表7-99. MMC1 - SD卡SDR50模式开关特性（发送模式）

解读与实战要点：

1. 发送方视角：这张表定义了AM572x作为发送方时，其输出信号的特性。SDR505和SDR506是核心可配置参数。它告诉我们，AM572x可以调整其命令和数据信号相对于时钟下降沿的延迟，范围从提前3.66ns到推后1.46ns。
2. 负延迟的意义：为什么可以提前？这利用了时钟和数据在PCB走线上传播速度相同的原理。如果我将数据信号提前发出，而时钟信号在PCB上走线更长（延迟更大），那么到达SD卡接收端时，数据信号可能刚好满足SD卡所需的建立时间。这个调整能力是解决时序问题的关键。
3. 如何配置：这个延迟范围就是通过配置前面提到的A_DELAY值来实现的。我们需要根据实际的PCB布局和SD卡型号，在这个范围内找到一个最优值。通常建议从默认值（可能是0附近）开始，通过读写压力测试，逐步调整。

3.2 SDR104模式时序剖析

SDR104是UHS-I SD卡的巅峰性能模式，时钟频率高达192MHz，周期仅约5.21ns。此时，时序裕量已经非常紧张，对硬件设计和软件配置的要求都极为苛刻。

表7-100. MMC1 - SD卡SDR104模式开关特性

解读与实战要点：

1. 更严苛的窗口：对比SDR50，SDR104的时钟周期缩短了一半。虽然输出延迟的可调范围（-1.09ns ~ 0.49ns）也变小了，但这意味着每一步调整的精度要求更高。可用的时序窗口（Skew Budget）被极度压缩。
2. 必须使用Manual/Virtual Mode：在192MHz下，几乎必须启用AM572x的Manual IO Timing Mode或Virtual IO Timing Mode，并精细配置延迟参数。依赖芯片的默认设置很难稳定工作。
3. 硬件要求极高：
   • PCB设计：必须严格控阻抗（通常50Ω），MMC_CLK与MMC_CMD/DATA走线必须等长，误差建议控制在5mil（约0.127mm）以内。需要完整的参考平面，避免跨分割。
   • 电源质量：为MMC接口供电的LDO噪声必须极低，纹波要小。时钟信号的抖动（Jitter）会成为性能瓶颈。
   • 器件选型：SD卡座本身的质量、连接器的触点电阻都会产生影响。务必选择品牌好、结构稳定的卡座。

3.3 DDR50模式时序剖析

DDR50模式时钟频率为48MHz，但通过双边沿采样实现96Mbps的有效数据率。其时序分析思维需要从SDR的“单一边沿”切换到“双边沿”。

表7-101. MMC1 - SD卡DDR50模式时序要求（接收模式）

表7-102. MMC1 - SD卡DDR50模式开关特性（发送模式）

解读与实战要点：

1. 参考边沿变化：请注意，所有参数都是相对于clk（时钟跳变沿），而不是clkH（时钟上升沿）。这意味着建立和保持时间需要同时在时钟的上升沿和下降沿得到满足。
2. 输出延迟为正：一个显著区别是，DDR50模式的输出延迟（DDR503,DDR504）最小值是正的1.225ns，没有负值。这意味着AM572x在DDR模式下，其数据/命令信号的跳变被设计为总是发生在时钟跳变沿之后。这通常与DDR采样的电路结构有关。
3. 时钟占空比至关重要：由于双边沿采样，时钟的高电平和低电平时间必须尽可能对称（50%占空比）。tw(clkH)和tw(clkL)的公式虽然允许0.185ns的偏差，但在实际中应尽力优化。差的占空比会直接压缩其中一个沿的采样窗口。
4. 信号完整性挑战：虽然频率只有48MHz，但数据率是96Mbps，信号跳变更加频繁。需要关注信号的回流路径、串扰（特别是数据线之间的串扰），因为任何振铃或过冲都可能干扰相邻比特位的采样。

4. 时序参数配置实战：从理论到寄存器

理解了参数含义，最终要落到如何配置AM572x的寄存器上。手册中提到了两种主要方式：Virtual IO Timing Modes 和 Manual IO Timing Modes。这里我以最常用的Manual Mode为例，讲解如何将时序参数转化为具体的配置值。

4.1 解读Manual Functions Mapping表

手册中的表7-104是MMC1接口在DDR50和SDR104模式下Manual配置的“秘籍”。我们截取关键部分来分析：

• A_DELAY (ps)：这是输入/输出路径上的延迟值，单位是皮秒（ps）。1 ns = 1000 ps。这个值会直接写入对应CFG寄存器的特定位域。
• G_DELAY (ps)：这是全局延迟或分组延迟，通常与时钟路径或延迟线的全局设置相关。
• 寄存器分类：
  • CFG_MMC1_*_IN：配置该引脚作为输入时的延迟。主要用于调整采样时刻，满足接收时序（如tsu,th）。
  • CFG_MMC1_*_OUT：配置该引脚作为输出时的延迟。主要用于调整输出信号的时序，满足发送时序（如td）。
  • CFG_MMC1_*_OEN：输出使能（Output Enable）信号的延迟。在双向数据线上，控制从输入切换到输出状态的时机，对于避免总线冲突很重要。
• 模式选择：表格提供了MMC1_DDR_MANUAL1和MMC1_SDR104_MANUAL1两套预定义的延迟值。TI的工程师已经计算好了这两组值，使其分别满足DDR50和SDR104模式的时序要求。在大多数情况下，我们直接采用这些推荐值即可。

4.2 配置步骤与代码示例

在AM572x的Linux内核（如TI的Processor SDK）中，这些配置通常在设备树（Device Tree）中完成。以下是一个概念性的示例，展示如何为MMC1接口应用SDR104的Manual Timing Mode：

/* 在设备树源文件 (.dts) 中 */ &mmc1 { status = "okay"; bus-width = <4>; max-frequency = <192000000>; /* SDR104 频率 */ cap-sd-highspeed; sd-uhs-sdr104; /* 声明支持SDR104模式 */ /* 关键：启用并配置Manual IO Timing Mode */ pinctrl-names = "default", "sdr104"; pinctrl-0 = <&mmc1_pins_default>; /* 默认引脚复用 */ pinctrl-1 = <&mmc1_pins_sdr104>; /* SDR104专用时序引脚配置 */ /* 指定使用SDR104对应的manual mode */ ti,needs-special-hs-handling; /* 在对应的pinctrl配置中，会引用到手册中A_DELAY/G_DELAY值转换后的寄存器设置 */ }; /* 引脚控制配置 */ &dra7_pmx_core { mmc1_pins_sdr104: mmc1_pins_sdr104 { pinctrl-single,pins = < /* 配置CLK引脚：W6, MUXMODE 0, 使用SDR104的OUT配置 */ DRA7XX_CORE_IOPAD(0x3754, PIN_OUTPUT_PULLUP | MUX_MODE0) /* mmc1_clk */ /* 寄存器值 (0x3754) 的配置需要根据手册计算： * 例如，对于CFG_MMC1_CLK_OUT，A_DELAY=600ps, G_DELAY=400ps。 * 需要查阅TRM，将ps值转换为寄存器位域值。 * 通常，SDK的pinmux工具或已有参考设计会提供这个值。 */ DRA7XX_CORE_IOPAD(0x3758, PIN_INPUT_PULLUP | MUX_MODE0) /* mmc1_cmd */ DRA7XX_CORE_IOPAD(0x375c, PIN_INPUT_PULLUP | MUX_MODE0) /* mmc1_dat0 */ DRA7XX_CORE_IOPAD(0x3760, PIN_INPUT_PULLUP | MUX_MODE0) /* mmc1_dat1 */ DRA7XX_CORE_IOPAD(0x3764, PIN_INPUT_PULLUP | MUX_MODE0) /* mmc1_dat2 */ DRA7XX_CORE_IOPAD(0x3768, PIN_INPUT_PULLUP | MUX_MODE0) /* mmc1_dat3 */ >; }; };

核心操作：上述设备树配置的关键在于pinctrl-1引用的mmc1_pins_sdr104。这里的DRA7XX_CORE_IOPAD宏的第二个参数，最终会生成写入对应CFG_MMC1_*_OUT/IN寄存器的值。这个值包含了MUXMODE、上下拉以及最重要的延迟值。延迟值需要根据手册表7-104中的A_DELAY和G_DELAY（单位ps），按照TRM中描述的公式计算得出，并填入寄存器的相应位域。强烈建议直接从TI官方SDK的参考板设备树文件中复制已验证的配置值，这是最稳妥的方式。

4.3 Virtual IO Timing Mode 的快速应用

对于不想手动计算延迟值的场景，Virtual IO Timing Mode 提供了更简单的选择。你只需要在设备树中指定使用哪个虚拟模式即可。

&mmc1 { status = "okay"; max-frequency = <192000000>; sd-uhs-sdr104; /* 启用Virtual IO Timing Mode，并选择模式2（对应SDR104） */ mmc-hs200-1_8v; /* 注意：属性名可能是 mmc-hs200-1_8v，但用于控制SDR104的Virtual Mode */ /* 具体属性名需参考内核文档和芯片支持情况 */ ti,dual-volt; /* 另一个关键属性，用于使能更精确的IODelay配置 */ };

Virtual Mode的本质是芯片内部已经固化了几组针对不同速度等级优化好的延迟参数组合（如MMC1_VIRTUAL1~7）。通过设置相应的位（MODESELECT和DELAYMODE），硬件会自动加载这组参数。这种方式比Manual Mode更简单，但灵活性稍差。

5. 硬件设计与调试经验实录

再好的软件配置，也救不了糟糕的硬件设计。以下是我在多个AM572x项目调试中积累的硬核经验。

5.1 PCB设计黄金法则

1. 阻抗与线宽：MMC接口走线必须做50Ω单端阻抗控制。与PCB板厂明确要求，并使用SI9000等工具计算好线宽、线距（与参考平面）。通常，在常见的FR4板材、层厚下，走线宽度约为5-6mil。
2. 等长匹配：MMC_CLK与MMC_CMD、MMC_DATA0-3这几根线必须做等长处理。等长误差控制在50mil (1.27mm) 以内是基本要求，对于SDR104，建议做到20mil (0.5mm) 以内。等长的目的是保证信号同时到达，避免因飞行时间（Flight Time）差异导致的建立/保持时间 violation。
3. 参考平面：MMC走线的正下方必须有完整、无分割的GND或电源平面作为参考。绝对禁止信号线跨分割区，这会严重破坏阻抗连续性并增加辐射。
4. 走线长度：尽量短。从处理器BGA扇出后，到SD卡座之间的走线长度最好不超过2000mil（约5厘米）。越短，信号质量越好，受干扰的可能性越低。
5. 去耦电容：在SD卡座的VCC引脚附近，放置一个1uF和一个0.1uF的陶瓷电容，用于滤除高频噪声。这是稳定供电的必需品。
6. ESD保护：如果产品有静电防护要求，需要在数据线、命令线和时钟线上添加超低电容（如0.5pF）的TVS二极管阵列。注意，保护器件的寄生电容过大会劣化高速信号。

5.2 软件调试与问题排查

即使硬件完美，软件配置不当也会导致失败。以下是一个系统化的调试流程：

1. 从低速模式开始：永远先在Default Speed（25MHz）或High Speed（50MHz）模式下让系统跑通。确认SD卡能被识别、分区、挂载和读写。
2. 逐步升速：在设备树中逐步提高max-frequency，并启用对应的能力标志（如sd-uhs-sdr50,sd-uhs-sdr104）。每次升速后，都进行大文件连续读写测试（如dd命令），并使用dmesg观察内核有无MMC错误报告。
3. 关键日志：启用内核的MMC调试信息。

   echo 8 > /sys/module/mmc_core/parameters/debug

   这会在dmesg中打印详细的时序协商和命令响应过程，帮助你判断是在切换速度时失败，还是在高速传输中出错。
4. 时序调整：如果高速模式失败，首先尝试切换到Manual或Virtual Timing Mode。如果TI SDK提供了对应模式的配置，直接使用。如果没有，则需要根据手册表7-104计算延迟值。调整的原则是：
   • 读写失败（CRC错误、超时）：可能是建立时间不足。尝试增加数据/命令的输入延迟（A_DELAYinCFG_*_IN），或者减小输出延迟（A_DELAYinCFG_*_OUT），让信号更早到达接收端。
   • 数据损坏（内容错误）：可能是保持时间不足。尝试减小输入延迟或增加输出延迟。
   • 时钟相关：如果问题与时钟相关，可以微调CFG_MMC1_CLK_OUT的延迟，改变时钟边沿的位置。
5. 电源检查：使用示波器测量SD卡座的VCC引脚电压。在高速读写瞬间，电压跌落不应超过3%。如果跌落严重，检查电源路径的阻抗，增加去耦电容。

5.3 示波器实测：如何验证时序

理论计算和软件配置最终要靠仪器验证。你需要一台带宽至少为1GHz的示波器（测量192MHz时钟及其谐波）和高速差分探头。

1. 测量点：在SD卡座的引脚上（或最靠近的过孔）进行测量。不要在处理器端测量，因为PCB走线本身会改变信号。
2. 触发与测量：
   • 以MMC_CLK为触发源。
   • 使用示波器的眼图（Eye Diagram）功能，累积大量的数据跳变，可以直接观察信号的整体质量、抖动和噪声裕量。
   • 使用参数测量功能，直接测量MMC_DATA0相对于MMC_CLK上升沿的建立时间和保持时间。
3. 判断标准：实测的建立/保持时间必须大于SD卡规格书要求的值（通常SD卡要求tsu> 2ns,th> 1ns @SDR104，具体需查卡规格），并且同时满足AM572x手册中接收模式的要求。要留出足够的裕量（建议>20%），以应对温度、电压变化和器件老化。

6. 常见问题与解决方案速查表

下表汇总了我在AM572x平台上调试MMC高速接口时遇到的最典型问题及解决思路：

调试高速接口是一场与物理世界的博弈，需要耐心和系统性的方法。从最基础的低速模式验证起，逐步增加复杂度，同时结合理论分析（看手册）、软件配置（改设备树）和硬件验证（用示波器），才能最终让AM572x的MMC接口在高速模式下稳定狂奔。记住，每一个纳秒的时序裕量，都是系统稳定性的宝贵财富。