深入解析EDMA控制器：从DMA原理到三维传输与实战配置

1. 项目概述：为什么我们需要理解EDMA控制器？

在嵌入式系统开发，尤其是涉及高速数据流处理（比如图像传感器数据采集、音频编解码、网络数据包转发）的场景里，CPU如果被频繁的数据搬运任务所拖累，整个系统的实时性和效率就会大打折扣。这时，直接内存访问（DMA）技术就成了我们的“救星”。它就像一个专职的快递员，能在内存和外设之间，或者内存的不同区域之间，自动搬运数据，而CPU只需要下达一个“从A地搬X个箱子到B地”的指令，就可以去处理其他更重要的计算任务了。

然而，传统的DMA控制器功能相对单一，通常一次只能处理一个简单的传输任务。在现代复杂的片上系统（SoC）中，数据流往往多维且交织，例如处理一帧YUV图像数据，可能需要同时搬运Y平面和UV平面，且地址是跳跃的。这就需要更强大的DMA引擎——增强型DMA（EDMA）。它不仅仅是“更快”，更是“更智能”。其核心智能体现在两个关键设计：参数RAM（PaRAM）和队列化DMA（QDMA）。

PaRAM可以理解为给DMA快递员准备的一本详尽的“送货手册”。这本手册里不仅写了当前这单活的起点、终点和货物数量，还能预设好下一单甚至下下单的送货路线（链式触发），或者规划好一个复杂的、多维度的送货计划（比如，先送完一排的每个房间，再换到下一排）。而QDMA则像是一个“一键下单”按钮，CPU不需要通过复杂的外部事件来触发DMA，只需要向特定的寄存器写一条指令，就能立刻启动一个预设好的复杂传输序列，极大地降低了软件触发延迟。

理解EDMA，尤其是其核心的通道调度与PaRAM机制，是进行高性能嵌入式软件和驱动开发的必修课。它能让你在设计系统时，合理地将数据搬运任务卸载给硬件，最大化释放CPU性能，实现确定性的低延迟数据传输。本文将以广泛应用的TI C6000系列DSP中的EDMA3控制器为蓝本，深入拆解其内部架构、工作原理和配置要点。

2. EDMA控制器架构总览与核心模块解析

一个完整的EDMA控制器并非一个单一模块，而是一个由多个协同工作的子模块构成的系统。理解这个架构，是掌握其工作原理的基础。

2.1 核心模块：TPCC与TPTC的分工

EDMA控制器主要分为两大功能块：第三方通道控制器（TPCC）和第三方传输控制器（TPTC）。你可以把它们想象成一个物流公司的“调度中心”和“运输车队”。

• TPCC（通道控制器）：这是整个EDMA的大脑和调度中心。它的核心职责包括：

  • 事件管理：接收来自外设（如UART接收完成、ADC转换结束）或软件（QDMA触发）的传输请求（事件）。
  • 参数管理：维护着庞大的PaRAM表，存储所有通道的传输上下文（源地址、目的地址、计数、索引等）。
  • 队列与仲裁：将接收到的事件放入事件队列，并根据固定的优先级（DMA通道号越低优先级越高）进行仲裁，决定哪个传输请求被优先处理。
  • 请求提交：从PaRAM中读取被触发通道对应的参数集，组装成一个传输请求（TR），提交给空闲的TPTC去执行。
  • 完成检测与中断：监控TPTC完成的传输，根据需要产生完成中断或链式触发新的事件。

• TPTC（传输控制器）：这是实际的“运输车队”或“执行引擎”。一个EDMA控制器通常有多个TPTC实例（例如TPTC0, TPTC1），可以并行工作。每个TPTC包含：

  • 程序寄存器组：接收来自TPCC的TR，作为即将执行的任务的“待命区”。
  • 源/目的活动寄存器组与FIFO：存储当前正在执行和排队等待的传输任务的详细上下文。之所以分开，是因为读操作（从源取数据）和写操作（向目的地写数据）可以独立、流水线化地进行。
  • 数据FIFO：临时缓存从源端读取的数据，然后再写入目的端，用于平衡读写速度差异。
  • 读/写控制器：负责通过系统互联总线发起实际的读/写命令，并优化命令的突发长度（通常为128字节），以最大化总线利用效率。

它们如何协同工作？当外设产生一个DMA事件，或CPU触发一个QDMA事件后，TPCC会进行调度。如果对应的TPTC空闲（其“程序寄存器组”为空），TPCC会直接将TR提交给它。如果TPTC正忙，TR会被暂存在TPCC的事件队列中等待。TPTC执行完一个TR后，会向TPCC报告完成，TPCC随即可以提交下一个TR，并更新PaRAM中对应通道的地址和计数，为下一次触发做好准备。这种“调度”与“执行”分离的架构，使得EDMA能够高效地处理多通道、高并发的传输任务。

2.2 DMA通道与QDMA通道的本质区别

EDMA_TPCC支持两种类型的通道：DMA通道和QDMA通道。它们共享相同的PaRAM参数集结构和TPTC执行资源，但触发方式截然不同，这决定了它们的使用场景。

• DMA通道：事件触发型。这是最经典的DMA工作模式。通道与特定的硬件事件（如EDMA_TPCC_ESR寄存器中的事件标志）绑定。当外设（如McASP的发送缓冲区空、EMIF完成一次读操作）通过交叉开关（DMA_CROSSBAR）向TPCC发出事件信号时，对应的DMA通道被触发。这种方式适用于由外设硬件状态驱动的、周期性的或异步的数据传输，例如实时音频流的收/发。

• QDMA通道：软件直接触发型。QDMA通道没有绑定外部硬件事件。它的触发方式是CPU向一个特定的寄存器（称为触发字，通常是PaRAM中OPT、SRC或DST字段）执行一次写操作。这次写操作本身就是一个触发信号。TPCC检测到这次写访问后，会立即将与该QDMA通道映射的PaRAM参数集提交给TPTC执行。

  • 优势：触发延迟极低。CPU只需要一条存储指令（STW）即可启动一个可能非常复杂的多维传输，无需配置和等待外部事件。
  • 典型应用：数据结构的快速搬移、内存初始化、软件控制的批量数据传输，或者用于链式传输的中间环节。例如，在完成一个DMA传输后，通过完成中断触发一个QDMA来进行数据后处理或重新配置。

优先级规则：在TPCC的仲裁器中，DMA事件的优先级始终高于QDMA事件。在各自类别内部，通道号越小，优先级越高。这意味着一个低编号的DMA通道可以打断高编号QDMA通道的调度，保证了硬件实时事件的响应能力。

3. 传输的核心蓝图：深入解读PaRAM参数集

PaRAM是EDMA灵活性和强大功能的基石。它不是一个简单的寄存器，而是一块在TPCC内部的专用RAM，包含了512个参数集（PaRAM Set），每个集占32字节（8个32位字）。每个DMA或QDMA通道都需要映射到一个具体的PaRAM集上，这个“集”里存放了该通道执行任务所需的所有“图纸”。

3.1 PaRAM参数集的结构与字段详解

每个PaRAM集包含8个32位字，其布局和含义是理解EDMA传输维度的关键。下表详细说明了每个字段：

关键点：ACNT、BCNT、CCNT共同构成了EDMA独特的三维传输模型。OPT寄存器中的SYNCDIM位决定了是使用A同步还是AB同步，这直接影响着“一次触发，搬多少数据”以及索引的更新逻辑。

3.2 三维传输模型：ACNT， BCNT， CCNT

这是EDMA最核心的概念之一，它让单次传输配置能够处理复杂的数据结构。

• 第一维：数组（Array）：由ACNT定义。它是一段连续的字节。例如，ACNT=128，表示一个数组是128个连续字节。这通常对应一个数据块的基本单元，比如一行图像的一部分像素。
• 第二维：帧（Frame）：由BCNT定义。它是由BCNT个数组构成的。数组之间通过B索引（SBIDX/DBIDX）来间隔。例如，BCNT=4， SBIDX=256， 表示这一帧由4个数组组成，每个数组间隔256字节。这可以对应图像中的一行，每一行由多个不连续的数据块组成。
• 第三维：块（Block）：由CCNT定义。它是由CCNT个帧构成的。帧之间通过C索引（SCIDX/DCIDX）来间隔。例如，CCNT=10， SCIDX=2048， 表示这个块有10帧，每帧起始地址相差2048字节。这可以对应一幅完整的图像，由多行（帧）组成。

一个生动的类比：想象你要搬运一个图书馆的书架（Block）。书架有5层（CCNT=5， 即5帧）。每一层有4摞书（BCNT=4， 即4个数组）。每一摞书有10本（ACNT=10， 即10字节）。B索引就是同一层内，从一摞书走到下一摞书的步长。C索引就是从一层爬到下一层的楼梯高度。SYNCDIM同步类型决定了，你是每次触发只搬一摞书（A同步），还是搬完整整一层书（AB同步）。

3.3 A同步传输 vs. AB同步传输

这是配置PaRAM时最重要的选择之一，由OPT寄存器中的SYNCDIM位控制。

• A同步传输（SYNCDIM = 0）：

  • 每次触发/同步事件只传输一个数组（ACNT字节）。
  • 需要BCNT × CCNT 次事件才能完成整个PaRAM集定义的数据搬运。
  • 索引更新逻辑：在帧内，每传输一个数组，源/目的地址根据B索引更新。当一帧内的所有数组传输完（BCNT减到0），地址会根据C索引更新，但C索引是加到当前帧的最后一个数组的地址上，以定位到下一帧的第一个数组。
  • 适用场景：数据到达速率慢，或需要精细控制每个小数据块传输的场景。例如，从一个慢速ADC逐个读取采样点。

• AB同步传输（SYNCDIM = 1）：

  • 每次触发/同步事件传输完整的一帧（ACNT × BCNT 字节）。
  • 只需要CCNT 次事件就能完成整个PaRAM集。
  • 索引更新逻辑：传输完一整帧后，源/目的地址根据C索引更新，C索引是加到当前帧的第一个数组的地址上，以定位到下一帧的第一个数组。
  • 适用场景：数据以“帧”为单位批量到达或处理的场景。这是最常用、最高效的模式。例如，摄像头输出一行图像数据（一帧），触发一次DMA将整行数据搬入内存；或者音频接口收到一个完整的数据包。

重要提示：在AB同步模式下，TPCC会将整个帧（BCNT个数组）的信息打包成一个传输请求（TR）提交给TPTC。TPTC会自己负责分解和执行这个帧内的所有数组传输，这减少了TPCC和TPTC之间的交互开销，提升了效率。而A同步模式下，每个数组都会产生一个独立的TR。

3.4 链接（Linking）与重载（Reloading）

PaRAM的另一个强大功能是支持传输链。当当前参数集的所有计数（ACNT， BCNT， CCNT）都递减到0后，即一次“传输链”完成，EDMA可以自动加载一个新的参数集，开始新的传输，而无需CPU干预。

• 链接（LINK）：LINK字段存储了下一个参数集的地址偏移。当当前集用尽，EDMA会自动从LINK指向的地址加载32字节数据，覆盖当前的PaRAM集（除了LINK字段自身）。这可以实现无限循环的传输链（例如，乒乓缓冲区操作），或者复杂的多段传输序列。
• 空链接（NULL Link）：如果LINK字段设置为0xFFFF，则表示空链接。传输链在此终止。完成后，EDMA会将该PaRAM集的所有字段（除LINK外）清零，通道进入“空”状态。
• BCNT重载（BCNTRLD）：这个字段仅在A同步模式下有效。在A同步传输中，BCNT会在每提交一个数组TR后递减。当一帧传完（BCNT减至0）并准备进入下一帧（CCNT递减）时，EDMA会用BCNTRLD的值重新加载BCNT字段，恢复其初始值。在AB同步模式下，BCNT值由TPTC维护和递减，因此不需要此重载机制。

链式传输的应用：假设你需要将摄像头数据先存入缓冲区A，存满后自动切换至缓冲区B，同时通知CPU处理缓冲区A的数据。你可以配置两个PaRAM集（Set A和Set B）。Set A的LINK指向Set B， Set B的LINK指回Set A，并分别在两个集中使能传输完成中断。这样就建立了一个硬件自动管理的乒乓缓冲区。

4. 传输调度与执行全流程剖析

理解了静态的PaRAM配置后，我们来看动态的调度和执行过程。这是EDMA控制器高效运转的核心逻辑。

4.1 从事件到传输请求（TR）的旅程

1. 事件产生：

   • DMA事件：由外设通过DMA交叉开关（DMA_CROSSBAR）发送到TPCC的事件检测逻辑。对应的事件标志位在EDMA_TPCC_ESR寄存器中置位。
   • QDMA事件：由CPU对映射的PaRAM触发字（OPT/SRC/DST）进行写操作触发。写操作本身被TPCC识别为事件。
   • 链式事件：一个通道的传输完成，可以触发另一个通道的事件（通过OPT寄存器中的TCC和TCINT等字段配置）。

2. 事件排队与仲裁：

   • 产生的事件首先根据其通道类型（DMA/QDMA）和通道号，被映射到预先配置好的事件队列（Event Queue， 例如Q0， Q1）。每个队列深度通常为16。
   • TPCC内部的优先级编码器会对所有待处理事件进行仲裁。规则是：所有DMA事件优先级高于所有QDMA事件。在DMA内部，通道号越小优先级越高（通道0最高）；QDMA内部同理。
   • 仲裁胜出的事件被放入对应的事件队列尾部。如果目标TPTC空闲且队列为空，事件可以“绕过”队列直接进入下一步处理（队列旁路），以减少延迟。

3. 参数处理与TR提交：

   • TPCC从事件队列头部取出一个事件。
   • 根据该事件对应的通道号，查找通道到PaRAM的映射表（DCHMAP/QCHMAP寄存器），找到对应的PaRAM集。
   • 读取该PaRAM集的参数，结合同步类型（A/AB），组装成一个传输请求。
   • 将TR提交给一个空闲的TPTC。TPTC的选择通常与事件队列绑定（例如Q0绑定TPTC0， Q1绑定TPTC1）。

4.2 TPTC内部的传输流水线

TPTC是真正的执行单元，它的设计充分利用了流水线来提高吞吐量。

1. TR接收与缓存：TPTC通过其“程序寄存器组”接收来自TPCC的TR。如果TPTC的“源活动寄存器组”和“目的FIFO寄存器组”有空闲，TR会立即被加载到这些活动寄存器中，开始执行。同时，TPTC会通知TPCC“程序寄存器组”已空，可以接收下一个TR。这意味着一个TPTC可以预存一个待执行的TR，实现流水线化。

2. 读操作与数据FIFO：

   • “读控制器”根据活动寄存器中的源地址、ACNT、BCNT等信息，通过系统互联总线发起读命令。
   • 它遵循命令分片与优化规则，尽可能以最大的突发长度（如128字节）读取数据，以提高总线效率。
   • 读取的数据被存入通道数据FIFO。读控制器会监控FIFO的剩余空间，确保不会溢出。

3. 写操作：

   • “写控制器”监控数据FIFO。一旦FIFO中有足够的数据，它就开始通过系统互联总线发起写命令，将数据写入目的地址。
   • 同样，写命令也会被优化为大的突发传输。
   • 读和写操作是异步并行的。只要FIFO中有数据，写操作就可以进行；只要FIFO有空间，读操作就可以继续。这有效地隐藏了内存访问延迟。

4. 传输完成与反馈：

   • 当一个TR定义的所有数据（根据同步维度是单个数组还是整个帧）都完成读写后，TPTC会通过完成接口向TPCC发送一个完成码。
   • TPCC的“完成检测”逻辑收到完成码后，会进行以下关键操作：
     • 更新PaRAM：根据同步类型和索引，自动更新对应PaRAM集中的当前源/目的地址，并递减BCNT或CCNT计数。
     • 判断传输链结束：如果ACNT， BCNT， CCNT全部归零，表示当前PaRAM集定义的传输链结束。
     • 触发后续动作：
       • 链接：如果LINK字段非空（非0xFFFF），则从链接地址加载新的参数集。
       • 中断：如果OPT中使能了传输完成中断（TCINTEN=1），则根据TCC码设置对应的中断标志位，可能向CPU产生中断。
       • 链式触发：如果使能了链式触发，可以自动触发另一个DMA/QDMA通道的事件，启动新的传输。

4.3 完成检测、中断与错误处理

• 完成检测：这是TPCC协调多传输的核心。它确保只有在硬件确认传输完成后，才更新参数和触发后续操作，保证了数据的一致性和传输的可靠性。
• 中断生成：EDMA提供了丰富的中断机制。除了传输完成中断，还有错误中断。错误可能包括：
  • 事件丢失：事件队列已满时又有新事件到来，事件会被丢弃，并在EDMA_TPCC_EMR（事件丢失寄存器）中置位。
  • 地址对齐错误：在恒定地址模式下，源或目的地址未按256位对齐。
  • TPTC报告的错误：如访问权限错误等。
  • 这些错误状态都有对应的寄存器位，并且可以配置为产生CPU中断，便于软件及时排查问题。
• 区域（Region）与内存保护：在多核或复杂系统中，EDMA资源（通道、中断）可以被划分到不同的“区域”，由不同的处理器核或主设备（EDMA Programmer）独立管理，避免冲突。内存保护寄存器可以限制对PaRAM特定区域的访问，增强系统安全性。

5. 实战配置：从零开始设置一个EDMA传输

理论最终要服务于实践。下面我们以一个典型的AB同步传输为例，展示如何配置EDMA，将一块二维图像数据（假设为灰度图，宽度stride=1024字节，高度height=768行，每行数据连续）从源缓冲区搬运到目的缓冲区。

目标：使用DMA通道0，完成整个1024 * 768字节图像的搬运，每搬运完一行产生一次完成中断。

5.1 步骤一：确定PaRAM参数

我们需要将三维模型映射到二维图像：

• ACNT（数组长度）：每行图像的字节数。ACNT = 1024。
• BCNT（每帧数组数）：这里我们把“一行”看作一个“数组”，那么“一帧”就是一行。所以BCNT = 1。注意，在AB同步下，一帧（BCNT个数组）是一次触发传输的单位。这里BCNT=1，意味着一次触发搬一行。
• CCNT（帧数）：图像的行数。CCNT = 768。
• SBIDX/DBIDX（帧内索引）：因为BCNT=1，帧内只有一个数组，无需在帧内跳跃。设置为0。
• SCIDX/DCIDX（帧间索引）：从一行起始到下一行起始的字节偏移。对于源和目的，这通常就是图像的行跨度（stride）。SCIDX = DCIDX = 1024。
• SRC/DST：源和目的缓冲区的起始地址。
• OPT：关键配置。
  • SYNCDIM = 1(AB同步)
  • TCC = 0(假设使用传输完成码0)
  • TCINTEN = 1(使能传输完成中断)
  • 地址更新模式：源和目的都设置为递增模式（SAM/DAM = Increment）。
• LINK：传输完成后停止，设为0xFFFF（NULL LINK）。
• BCNTRLD：AB同步模式下忽略，可设为0。

5.2 步骤二：软件配置流程（伪代码风格）

以下是在驱动或应用程序中配置此传输的典型步骤：

// 假设寄存器基地址定义 #define EDMA_BASE 0x80000000 #define PARAM_BASE (EDMA_BASE + 0x4000) #define DCHMAP0 (EDMA_BASE + 0x100) // 通道0映射寄存器 // 1. 启用EDMA时钟（如果系统需要） // 2. 初始化EDMA模块（如果需要） // 3. 配置通道到PaRAM的映射。默认通道0映射到PaRAM Set 0，我们确认或设置为0。 // 通常需要写入DCHMAP0寄存器，将通道0映射到参数集0。 REG_WRITE(DCHMAP0, 0); // 映射通道0到参数集0 // 4. 获取参数集0的首地址 volatile uint32_t *param_set = (uint32_t*)(PARAM_BASE + 0 * 32); // 每个集32字节 // 5. 填写PaRAM Set 0 // OPT: 配置AB同步、使能完成中断、TCC码等 param_set[0] = (1 << 2) | (1 << 20) | (0 << 12); // SYNCDIM=1, TCINTEN=1, TCC=0, 其他位默认 // SRC: 源地址 param_set[1] = (uint32_t)source_buffer; // ACNT & BCNT param_set[2] = (1 << 16) | (1024); // BCNT=1 (高16位), ACNT=1024 (低16位) // DST: 目的地址 param_set[3] = (uint32_t)dest_buffer; // SBIDX & DBIDX param_set[4] = (0 << 16) | 0; // DBIDX=0, SBIDX=0 // LINK & BCNTRLD param_set[5] = (0 << 16) | 0xFFFF; // BCNTRLD=0 (高16位), LINK=0xFFFF (NULL，低16位) // SCIDX & DCIDX param_set[6] = (1024 << 16) | 1024; // DCIDX=1024, SCIDX=1024 // CCNT & Reserved param_set[7] = 768; // CCNT=768, 保留位为0 // 6. 清除可能存在的旧事件和中断标志 // 例如，写1清除事件寄存器(ESR)、中断 pending 寄存器(IPR)等 REG_WRITE(EDMA_BASE + 0x108, 0xFFFFFFFF); // 假设是ESR寄存器地址 // 7. 使能DMA通道0的事件检测 REG_SET_BIT(EDMA_BASE + 0x120, 0); // 假设是EER（事件使能寄存器）地址，使能通道0 // 8. 使能EDMA全局中断（在CPU中断控制器中） // 9. 等待外设（如图像传感器）产生事件，或手动触发（如果是软件测试） // 对于DMA通道，通常由硬件自动触发。 // 10. 在中断服务程序(ISR)中，检查中断源，处理数据，清除中断标志。 void EDMA_ISR(void) { if (REG_READ(EDMA_BASE + 0x208) & (1 << 0)) { // 假设IPR寄存器，检查通道0完成 // 处理已完成的一行或整个图像（取决于CCNT） // ... // 清除中断标志位（通常写1清除） REG_WRITE(EDMA_BASE + 0x208, (1 << 0)); } }

5.3 配置中的关键陷阱与避坑指南

1. 地址对齐：在恒定地址模式（SAM/DAM = Constant）下，源和目的地址必须256位（32字节）对齐。这是硬件要求，违反会导致TPTC报告错误。在递增模式下无此限制。
2. 参数集对齐：LINK地址必须32字节对齐（低5位为0），因为它指向的是另一个PaRAM集的起始地址。
3. 空传输与伪传输：
   • 空传输：ACNT、BCNT、CCNT全部为0。这是一个错误条件。一旦一个通道被配置为空集，后续到达该通道的事件会被标记为“丢失事件”，并且该通道会被禁用，直到软件清除错误状态。
   • 伪传输：ACNT、BCNT、CCNT中至少有一个为0，但并非全为0。这是一个合法的“传输0字节”操作，不会产生错误，事件会被正常消耗。可用于实现纯事件触发而不搬运数据。
4. QDMA触发字访问：对于QDMA通道，对PaRAM中OPT、SRC或DST字段的写操作会触发传输。这个写操作必须是32位访问。16位或8位访问可能无法正确触发。为了最好的代码兼容性（如大小端问题），建议对PaRAM的所有字段都使用32位访问。
5. 事件队列溢出：每个事件队列深度有限（如16）。如果事件产生速率过快，超过TPTC处理能力和队列深度，会导致事件丢失。软件需要监控EDMA_TPCC_EMR（事件丢失寄存器）并设计合理的流控机制。
6. 完成中断与链式触发：确保在OPT中正确配置了TCC（传输完成码）和TCINTEN（中断使能）。如果使用了链式触发，要仔细检查链式事件使能寄存器（CER）和链接的PaRAM集配置，避免形成死循环或意外的触发链。

6. 高级技巧与性能优化考量

掌握了基础配置后，一些高级用法和优化技巧能让你更好地驾驭EDMA。

6.1 利用QDMA实现快速数据搬移与初始化

QDMA因其极低的软件触发延迟，非常适合以下场景：

• 内存初始化：快速将一片内存区域填充为特定值。配置一个QDMA通道，源地址指向一个包含初始化值的小缓冲区（或使用恒定地址模式），目的地址递增，设置大的ACNT/BCNT/CCNT，一次触发即可完成大片内存的填充。
• 数据结构复制：在复杂数据处理中，需要复制一个大的结构体或缓冲区。配置好源、目的地址和计数，一条存储指令即可启动复制。
• 作为DMA链的一环：在一个DMA传输完成后，通过完成中断或链式触发来启动一个QDMA，进行数据格式转换、填充CRC等后处理操作，实现全硬件流水线。

6.2 乒乓缓冲与环形缓冲区的实现

这是EDMA链接功能的经典应用，用于实现无CPU干预的连续数据流处理。

• 乒乓缓冲：需要两个PaRAM集（Set A， Set B）和两个物理缓冲区（Buf A， Buf B）。

  1. 配置Set A：SRC=外设地址， DST=Buf A， LINK=Set B地址， 使能传输完成中断。
  2. 配置Set B：SRC=外设地址， DST=Buf B， LINK=Set A地址， 使能传输完成中断。
  3. 启动Set A的传输（例如使能对应DMA通道）。
  4. 当Buf A填满，传输完成，中断产生。CPU处理Buf A中的数据。
  5. 与此同时，EDMA自动通过链接加载Set B的参数，开始向Buf B填充数据。
  6. 当Buf B填满，中断产生，CPU处理Buf B，EDMA又自动链接回Set A。 如此循环，实现了数据采集和处理的并行。

• 环形缓冲区：原理类似，但使用一个大的循环缓冲区。通过精心计算ACNT、BCNT、CCNT和DBIDX/DCIDX，使得目的地址在达到缓冲区末尾时，通过链接或索引计算自动绕回到开头。这通常需要将缓冲区大小设置为传输单元（如ACNT*BCNT）的整数倍，并可能结合使用链接功能在缓冲区边界进行地址重置。

6.3 性能调优要点

1. 最大化突发传输：TPTC会尝试以128字节的突发（Burst）进行读写。为了获得最佳总线带宽利用率，应尽量让ACNT是128字节的倍数。例如，传输1024字节（128*8）比传输1000字节效率高得多。
2. 减少TPCC调度开销：在可能的情况下，优先使用AB同步而非A同步。一次AB同步事件提交一个完整的帧（BCNT个数组），减少了TPCC和TPTC之间的交互次数和事件队列的压力。
3. 合理规划通道优先级：对实时性要求最高的数据流（如音频DMA），分配到低编号的DMA通道（如通道0，1），以确保其总能抢占高编号通道或QDMA通道。
4. 使用多个TPTC实现并行：如果SoC有多个TPTC实例（如TPTC0， TPTC1），可以将不同的数据流分配到绑定到不同TPTC的事件队列上。这样，不同数据流的传输可以在硬件上真正并行执行。
5. 避免源和目的地址的bank冲突：如果源和目的地址位于SDRAM的同一个Bank，可能会引发行激活冲突，降低传输速度。如果性能敏感，可以尝试将源和目的缓冲区放在不同的内存Bank中。
6. 监控与诊断：利用TPCC和TPTC提供的调试寄存器，如队列状态寄存器、控制器状态寄存器，可以在开发阶段监控EDMA的内部状态，帮助诊断事件丢失、队列拥塞等问题。

深入理解并熟练运用EDMA控制器，是解锁嵌入式系统高性能数据搬运能力的关键。它将CPU从繁重的数据拷贝工作中解放出来，让系统架构师可以更专注于核心算法和业务逻辑的设计。从简单的内存搬移，到复杂的多维度、链式、乒乓缓冲数据流，EDMA提供了一套完整而强大的硬件抽象。花时间消化其三维传输模型和PaRAM配置逻辑，在具体项目中反复实践，你就能真正驾驭这颗数据搬运的“瑞士军刀”，打造出响应迅捷、吞吐量高的嵌入式产品。