先说结论：STM32C5上配ADC交错模式，跟你在F1/F4/H7上那套经验有很大不同，至少我第一次在CubeMX里找配置入口时卡了半小时。这个系列虽然是Cortex-M33内核，按说外设逻辑应该老熟人，但它的ADC单元和时钟树改动不小，交错模式（Interleaved Mode）的配置路径也换了位置。这篇文章就把我调通STM32C5双ADC交错采样的完整过程写出来，包括原理、CubeMX2里的配置步骤、HAL代码怎么写，以及实测中踩到的三个坑。
我不打算把篇幅浪费在"什么是ADC"这种基础上，直接进入正题。如果你已经在F4上用过多ADC交错采集，看这篇能帮你少走弯路；如果你是第一次接触这个模式，前两节把原理讲透，后面按步骤操作就能跑起来。
1. STM32C5的ADC和以前哪里不一样：先搞懂你手上这颗料
STM32C5是意法半导体新推出的主流型MCU系列，内核换成Arm Cortex-M33，主频能做到250MHz这个档位。它定位很明确：要在性价比、功耗和实时性能之间取平衡。这意味着它的ADC外设不可能像H7那样堆料——H7的ADC是12位最高3.6Msps带过采样，而STM32C5的ADC在规格上更接近"实用够用"的路线。但有一点很关键：STM32C5的ADC支持交错模式，而且这个模式被设计为可以直接跑满等效采样率上限。
先看基础规格。以STM32C5系列中常见的型号为例，ADC是12位精度，支持最高5Msps左右的采样率，具体数值取决于你选的封装和工作电压，务必以数据手册电气特性表为准。它内部有多个ADC单元（通常是ADC1和ADC2两个独立ADC），每个ADC都配有自己的规则组和注入组寄存器。这一点为交错模式提供了硬件基础——你不能用一个ADC自己打自己，必须有至少两个独立ADC才能交错。
与老系列的另一个重要区别：STM32C5的ADC时钟源配置更灵活，它可以从APB时钟分频，也可以直接选择系统时钟甚至外部时钟。这在以前通常要通过"ADC时钟分频系数"一个参数搞定，现在则需要在CubeMX里确认时钟树中ADCxCLK的最终频率。交错模式下，ADC时钟直接决定两个ADC的转换时序精度，时钟源选不好，交错出来的波形会有明显的相位抖动。
还有一点，STM32C5的ADC支持可编程采样时间（Sampling Time）逐通道配置，分辨率也支持12位、10位、8位、6位快速模式。分辨率越低，转换时间越短，这在交错模式下很有意思：双ADC 12位交错可以得到约10Msps等效采样率，如果改用6位分辨率，等效采样率还能进一步拉升。这对追求高速采样的应用来说是实打实的福利。
讲清楚这些，你才能理解交错模式的配置为什么和单ADC完全不同：它不再是"配置一个ADC再启动转换"的思维，而是"两个ADC组成一个小组，按固定相位差交替工作"的思维。下面进入原理拆解。
2. 交错模式的工作原理：为什么两个ADC交替采样能把采样率翻倍
交错采样（Interleaved Mode）本质上就是一个"轮班制"思路。假设你有一个工位（ADC1），单位时间内处理一定数量的工件（采样点）。现在增加一个工位（ADC2），两个工位错开半个节拍，A工位处理奇数号工件，B工位处理偶数号工件，整体吞吐量接近翻倍。
对应到ADC硬件上：规则组触发信号到达后，ADC1立即开始转换第一个采样点；经过一个可配置的延迟（Delay，以ADC时钟周期为单位），ADC2开始转换第二个采样点。当ADC1完成第一个点并进入空闲时，紧接着转换第三个点，ADC2完成第二个点后转换第四个点，如此循环。两个ADC的数据会按照先后顺序，由一个共享的数据寄存器（多ADC模式下的通用数据寄存器）输出，然后由DMA逐个搬运到内存。
关键点在于延迟值（Delay）的设置。这个延迟不是随便填的，它必须足够大，保证ADC2的触发不会和ADC1的当前转换冲突；又必须足够小，才能让两个ADC的采样点紧密衔接，不留下采样空洞。业内通常的做法是：把Delay设为"单个通道总转换时间"的一半。如果单次转换需要Tc个ADC时钟周期，那么Delay通常设成Tc/2。这样当ADC1完成当前转换时，ADC2已经在半个周期前启动，恰好能在下一个周期释放通道，衔接最紧凑。
等等，这里有一个新手容易误解的点。交错模式不是简单地把"采样率数值翻倍"，它翻的是"规则组能够吸收的转换次数"。比如单个ADC配置为5Msps，双ADC交错后，规则组的最大吞吐率约为10Msps，但这要求时序上严格错开，DMA也要能以足够高的频率取走数据。
在CubeMX2里，这个模式对应的就是ADC1和ADC2的“Dual ADC Mode”下的“Interleaved mode”选项。选择后还需要配置一个关键参数：Delay between 2 sampling phases，也就是上面说的延迟值。除此之外，还有两个参数会直接影响交错效果：
- DMA Continuous Requests：必须开启，否则每次转换结束都要软件再次触发，交错模式就失去意义了。
- DMACfg Mode：选择Circular循环模式，让DMA持续搬运双ADC交替产生的数据流。
另一个容易忽略的点是：两个ADC的触发源必须一致。交错模式下，ADC1是主（Master），ADC2是从（Slave），两者共享同一个触发事件。如果你把ADC2额外配置了独立触发，模式会配置失败，或者行为完全混乱。
为了把原理讲得更接地气，用一个具体的计算例子。假设你配置了12位分辨率，ADC时钟为50MHz，采样时间为2.5个ADC周期。查数据手册可以算出每个通道的总转换时间大约是8.5个周期（固定部分通常在6周期左右，加上采样时间，具体以手册公式为准）。那么单个ADC最大转换率是50MHz/8.5≈5.88Msps，交错模式下你可以得到约11.76Msps的等效采样率。Delay值就设为ceil(8.5/2)=5个ADC周期，这样两个ADC的采样相位严格错开半个周期。
理解了这个原理，你才能在CubeMX里明确知道哪些参数该动、哪些不该动。接下来是实操环节。
3. CubeMX2里的配置路径：从时钟树到双ADC交错模式
打开STM32CubeMX（从6.x版本开始界面统一，这里说的CubeMX2就是指新版界面，其实质是同一个配置工具），选好STM32C5型号后，第一件事不是急着配ADC，而是先把时钟树理顺。交错模式下，ADC1和ADC2必须工作在完全相同的时钟频率，所以Clock Configuration页里，确保ADCxCLK使能并且值符合预期。我的做法是先把系统主频配好，再回头查ADCxCLK，确认没有超出ADC最大时钟频率限制。C5系列不同封装的ADC最大时钟可能有差异，超出后CubeMX会标红，这时要调整分频系数或者降低系统主频。
时钟弄好后，进入芯片引脚视图，把ADC1和ADC2的通道引脚都分配出来。这里有个经验：交错模式下两个ADC的采样通道要保持一一对应关系，才能处理真正的交错采样。当然，如果你只是想让两个ADC各采各的通道，那就不叫交错，而是双ADC独立模式。在交错模式里，通常是ADC1_IN0、ADC2_IN0这样的对应关系，DMA搬回来的数组依次是A0、B0、A0、B0。
接下来是参数配置的核心路径：
- 左侧Categories列表里点击ADC1，右侧Parameters面板里找到ADCs_Common_Settings或类似的Common组设置，点击Mode项，展开后可以看到两个选项：Independent Mode和Dual ADC Mode。选择Dual ADC Mode，然后在子菜单中选择Interleaved mode。
- 选择Interleaved mode后，下方会出现Delay between 2 sampling phases参数，按前面计算的周期数填写。如果拿不准，CubeMX在部分型号上会给出默认值，比如5或8，可以参考，但最好还是按公式自己确认。
- ADC1和ADC2各自的常规配置里，把分辨率、采样时间、对齐方式都配成完全一致。不一致会导致交错数据的有效位数下降。这一点在CubeMX中不容易自动校验，只能人工保持统一。
- 在ADC1的DMA设置页，添加DMA请求，方向设为Peripheral To Memory，模式设为Circular。转换数据由共用数据寄存器输出，DMA一次传输一个字（Word），里面就是一次转换结果。
- 确认ADC1的扫描模式（Scan Conversion Mode）和连续转换（Continuous Conversion Mode）设置。交错模式下，通常开启连续转换，由DMA循环搬运。如果使用定时器触发，则可以不开启连续转换，而是由外部触发事件来控制节奏。
这样配置完，CubeMX能够正常生成代码，没有报错，说明主干路径没有原则性问题。但生成之后能不能跑，是另一回事。我在实际测试中，第一次生成的代码采集出来的数据就有问题，波形看起来像被"梳子"梳过一样，有明显的齿状跳变。这就涉及我在下一节要说的代码层处理。
4. HAL代码层关键步骤：多ADC模式启动、DMA回调和缓冲设计
CubeMX生成的工程，在main函数里会看到两个ADC句柄：hadc1和hadc2。但你不要试图用HAL_ADC_Start_DMA(&hadc1)这种单ADC的API去启动，那是单ADC模式的做法，在交错模式下会行为异常。正确启动多ADC交错模式的API长这样：
HAL_ADCEx_MultiModeStart_DMA(&hadc1);注意：句柄只传ADC1，也就是主ADC，从ADC2不需要单独启动。函数内部会同时配置两个ADC的触发和DMA请求，把整个"双ADC小组"作为一个整体运行起来。这是最容易踩的坑之一，我见过有人两个API都调，结果数据错乱还找不到原因。
启动前还有一环不能漏：校准。STM32C5的ADC上电后最好先做一次自动校准，尤其是交错模式。这是因为两个ADC各自存在增益误差和偏移误差，如果不校准，交错后的数据会周期性出现"高一拍低一拍"的现象，波形上表现为规则的锯齿叠加。校准代码简单加在启动前即可：
HAL_ADCEx_Calibration_Start(&hadc1, ADC_CALIB_OFFSET, ADC_SINGLE_ENDED); HAL_ADCEx_Calibration_Start(&hadc2, ADC_CALIB_OFFSET, ADC_SINGLE_ENDED);第二个参数是校准类型，ADC_CALIB_OFFSET表示偏移校准，有的型号还支持线性校准，在交错模式下建议做完整校准，以手册为准。第三个参数是单端/差分选择，跟你的引脚配置保持一致。
DMA缓冲区设计上，因为两个ADC交替转换，数据是交错排列的，缓冲区大小最好设置为2的整数倍。我习惯用：
#define ADC_BUF_SIZE 2048 uint32_t adc_buf[ADC_BUF_SIZE];每个采样结果是12位，用uint16_t理论上也够，但DMA传输模式中我建议用uint32_t接，避免对齐和扩展符号带来的问题。数据顺序是：偶下标是ADC1的采样，奇下标是ADC2的采样。你可以在回调里把它们拆开：
void HAL_ADCEx_MultiModeConvCpltCallback(ADC_HandleTypeDef *hadc) { if (hadc->Instance == ADC1) { for (uint16_t i = 0; i < ADC_BUF_SIZE; i += 2) { adc1_samples[i >> 1] = adc_buf[i]; adc2_samples[i >> 1] = adc_buf[i + 1]; } process_flag = 1; } }注意这个回调函数名和单ADC模式不一样，它是HAL_ADCEx_MultiModeConvCpltCallback，而不是HAL_ADC_ConvCpltCallback。多ADC模式下的转换完成回调走的是Ex后缀的接口，这个细节很隐蔽，我在第一次调的时候就因为回调没触发而排查了很久。
如果你的应用需要连续的实时数据流，建议开两个缓冲区做乒乓切换：
uint32_t adc_buf[2][ADC_BUF_SIZE];在一个缓冲区被DMA填满时，处理另一个缓冲区的数据，这样不会丢点。中断里直接置标志位，主循环处理，避免在回调里做耗时操作。
5. 实测踩坑记录：三个让波形变乱的隐蔽细节
5.1 校准没做或者校准不完整
前面提到过，两个ADC不校准的话，交错数据会有锯齿。但这里的坑更隐蔽：即使你做了校准，如果两个ADC的校准结果是分别做的，且校准时间间隔很长（比如一个在初始化早期，一个在很晚），可能会因为温度漂移导致校准偏差。我的建议是：这两个校准背靠背执行，中间不要插入其他初始化代码。从实测数据看，校准间隔造成的偏移误差大约有数个LSB，对高精度采集是不可接受的。
5.2 Delay值设置不匹配导致采样点错位
这个坑发生在我改了采样时间之后。起初我按默认的采样时间和Delay配置，跑出来的波形是正确的。后来为了提高阻抗匹配，我把采样时间从2.5个周期改成了8.5个周期，但Delay值没动。结果波形变得非常奇怪：频率高一点的信号根本采不出来，低频信号看起来也有"鬼影"。
原因不复杂：Delay值需要等于总转换时间的一半，而总转换时间被采样时间改变了。如果你改了任何影响转换时间的参数，记得重新计算Delay。可以用下面的公式粗算：
总转换时间 Tconv = 固定转换周期 + 采样时间周期 Delay 建议值 = Tconv / 2固定转换周期在不同分辨率下不同，通常12位是12.5个周期左右？不对，准确数值应查手册转换时间表格。以你实际使用的型号为准。这个公式的价值在于给你一个量级参考，具体到边界情况下，实测微调即可。
5.3 DMA配置里地址增量方向错误
CubeMX生成DMA配置时，默认外设地址增量（Peripheral Increment）是关闭的，内存地址增量（Memory Increment）是开启的，这本身没问题。但如果你在手动修改配置时把外设地址增量也打开了，DMA就会尝试从多个外设地址读取数据，结果自然是混乱的。这个检查很容易被忽略，因为看起来只是"多了个勾"。实际上，在交错模式下，采样数据只来自一个外设数据寄存器（多ADC模式通用数据寄存器），外设地址绝对不能增量。
5.4 触发源和连续转换模式的组合要明确
另一个我遇到的细节：如果你打算用定时器触发而不是连续转换，那么连续转换模式要关闭，并在定时器周期中断里不要额外启动ADC，只靠定时器触发事件驱动。否则会出现重复触发、转换排队的问题。反过来，如果开启连续转换，触发源设置不生效，因为内部会持续自触发。这套逻辑在多ADC交错模式中依然成立，但很多从F1移植过来的代码会把"定时器触发"和"连续转换"同时打开，结果是采样率不可控，数据乱套。
还有一个电源相关的点，虽然不算代码坑，但对测试结果影响很大。STM32C5的ADC对电源噪声很敏感，尤其是交错模式跑高采样率时。我在测试中发现，用普通的USB供电，采样数据有明显周期性的抖动，频谱上能看到50Hz左右的噪声耦合。建议测试时使用低噪声线性稳压电源，并且ADC的Vref+引脚加上高质量的退耦电容。如果你在追求高信噪比，这个环节能省掉你很多排查时间。
6. 验证与调优：怎么看交错效果对不对
配置完成、代码跑通之后，怎么确认交错模式真的生效？有一个简单的测试方法：给其中一个ADC通道输入一个已知频率的正弦波，比如1kHz，用1Msps的等效采样率采集，然后在PC端将数据画成波形。如果交错正常，你会看到一个平滑的正弦波；如果出现"梳齿"，则两个ADC的增益或偏移差异明显；如果波形频率变成两倍，说明两个ADC采到的其实是完全相同的点，等效采样率并没有提升。
更专业一点，可以采集一段直流信号，统计两个ADC样本的均值和标准差。理想情况下两个ADC的均值和标准差接近；如果差异超过数个LSB，就该检查校准和参考电压。用这个办法，我定位过一次因参考电压引脚接触不良导致的通道间偏置问题。
调优方面，如果发现采样率达不到理论上限，先别怀疑CPU频率，优先检查两个方面：
- 采样时间的设置是否过长。12位分辨率下采样时间设为1.5个周期甚至0周期（如果支持）可以明显提高节奏。
- DMA是否成为瓶颈。如果DMA带宽不足，数据会丢失，表现为波形上有随机毛刺。可以通过降低采样率来判断是否DMA问题；一旦降低采样率后波形正常，说明DMA配置或总线优先级需要优化。
另外，如果你用HAL库默认的DMA中断优先级，在高负载场景下可能被其他中断抢占，导致数据搬运延迟。可以把DMA中断优先级提高，或者使用BDMA等专用通道（如果C5支持），减少CPU参与。这个细节在低功耗应用中尤其重要，因为低功耗模式会降低总线频率，DMA时序会变。
7. 一些与ADC采集相关的常见误区和对应正确姿势
写到这里，我想把几个经常在社区里看到的问题一并说掉，免得大家在STM32C5交错模式之外的其他ADC使用上再栽跟头。
先聊一聊"ADC采样率越高越好"这个念头。交错模式的初衷是提高等效采样率，但采样率提高后，每个采样点的采样时间变短，输入源阻抗的影响会被放大。如果你的传感器输出阻抗较高，需要外部加一级运放缓冲，否则采样误差会非常大。这一点在STM32C5上尤其明显，因为它的ADC采样电容相对较小，采样时间缩短后，外部源阻抗必须足够低才能保证精度。
第二个常见误区是"DMA回调里做浮点运算"。很多人在HAL_ADCEx_MultiModeConvCpltCallback中做滤波或者FFT，导致中断服务时间过长，直接影响下一次DMA搬运，最终丢失数据。正确姿势是回调里只置标志位和切换缓冲区，把数值处理放到主循环或者低优先级任务里。
第三个误区是"所有通道都用同一个采样时间"。在实际项目中，不同通道的源阻抗可能差别很大，高速信号通道用短采样时间没问题，但高阻信号通道也强行用短采样时间，采集结果就会有明显误差。正确做法是按通道分别配置采样时间，在CubeMX里逐个通道去设置，而不是一股脑用默认值。
还有一点关于"ADC采样值跳变"的问题。很多人第一反应是软件滤波，但其实硬件设计才是根因。Vref+如果噪声大，采样值必然跳动；地线如果有数字信号回流，采样也会受到干扰。我调试时习惯用示波器量一下Vref+和GND引脚，确认噪声幅度。如果噪声在毫伏级别，软件滤波只能治标，治本还得改硬件。
回到STM32C5本身，这款MCU的ADC外设在同价位产品中属于中等偏上水平，通过交错模式扩展带宽的玩法，让它在电机控制、电源检测、音频采样这些场景下都有用武之地。如果你在调一个需要同时采集多路模拟信号又想要高采样率的项目，不要把眼光只盯在单ADC上，双ADC交错是性价比很高的选择。
最后分享一个小技巧，在CubeMX生成代码后，如果你手动修改了某个ADC参数，记得重新生成一次代码，否则手动改的内容会在下次生成时被覆盖。更稳妥的做法是，把自定义的修改写在用户代码区（USER CODE BEGIN/END之间），这样即使重新生成也不会丢。交错模式涉及多ADC的协同，参数关联性强，我用这个习惯避免了好几次返工。
