2024电赛C题无线传输信号模拟系统：DDS+零中频实战方案详解

简介：本资源是2024年全国大学生电子设计竞赛C题‘无线传输信号模拟系统’的冠军级完整实现方案，面向电赛备赛学生、嵌入式开发者及通信原理实践者，聚焦多径信道建模与AM信号实时合成这一核心难点。方案基于STM32F407ZGT6主控，通过四路独立DDS信号源协同生成直达/多径AM载波与调制波，结合AD835模拟乘法器、加法器及PE4302程控衰减器，实现幅值、相位、增益的精细化可调输出，具备强工程落地性与赛题契合度。压缩包含2000个文件，主体为1095个C源码与831个头文件（涵盖底层驱动、DDS控制、DAC偏置生成、运放校准等模块），辅以43个配置说明文本、18个Markdown文档及少量Python脚本用于辅助调试，总容量83.75MB。已有267人学习下载，提供从硬件电路设计、信号链路时序控制到多径参数动态调节的全栈代码支撑，目录结构按功能分层清晰，便于快速定位关键模块并复现实验效果。 2024年电赛C题无线传输信号模拟系统冠军方案

每年电赛的C题都是大家盯着的重点，今年这道“无线传输信号模拟系统”更是让不少队伍栽了跟头。我们组从拿到题目到完成调试，前后折腾了整整四天三夜，最后侥幸拿了省一。回头复盘，这个题真正难的不是某个单点技术，而是整个系统的信号链路怎么做到干净、稳定、可复现。很多队伍在实验室里单独测每个模块都好好的，一连起来就各种奇葩问题，说白了就是没把“模拟”这两个字吃透。

先说结论：这道题本质上是让你做一个“可以假装是真实无线信道”的信号源加接收分析系统。它既要能发射出符合参数要求的模拟信号，又要能对接收到的信号做准确解调和测量。谁的系统链路最干净、参数调得最准、人机交互最顺手，谁就能拿高分。下面我把我们组的完整方案、调试过程、踩过的坑一次说清楚，给后面参赛的朋友一个能直接抄作业的参考。

1. 整体设计与系统架构拆解

1.1 先读懂题目到底要你做什么

拿到题目第一件事不是急着画板子，而是把题目里的每一个字抠清楚。今年C题的核心是“无线传输信号模拟系统”，关键信息可以拆成三块：一是要产生一个无线传输信号，二是这个信号要能“模拟”真实场景中的某种调制方式和参数，三是系统要能对这个信号进行接收和分析。

这里“模拟”这个词是题眼。它不是说让你搭一个真实的无线通信链路，而是让你用信号发生器的方式，复现出某个特定制式的信号特征。换句话说，你不需要真的去编码一段语音或者视频然后发射出去，你需要的是把“看起来像那么回事”的射频信号造出来。但难点在于，这个“像”的程度要经得起仪器的测量，频率要准、功率要稳、调制深度要精确。

我们组在分析题目后，定下了“全数字化信号源加高精度接收解调”的路线。发射端用DDS（直接数字频率合成）芯片产生基带和中频信号，再通过混频器上变频到目标频段；接收端用零中频架构配合高精度ADC采样，在数字域完成解调和参数测量。这套方案的优点是参数可编程、灵活性高、调试方便，缺点是链路复杂、对PCB布局要求高。

1.2 为什么放弃PLL方案选择DDS

很多队伍在信号源这块纠结是用锁相环还是DDS。我们一开始也尝试过PLL方案，用的是集成VCO的锁相环芯片，频率稳定性确实好，相位噪声也低，但很快就发现一个致命问题：题目要求信号参数能够快速切换，比如从2MHz切到5MHz，PLL的锁定时间通常在几百微秒到毫秒级别，这在需要快速扫频或者跳频测试的场景下根本来不及。

DDS的方案就灵活多了。以AD9910为例，它的频率切换时间在纳秒级别，而且频率分辨率极高，可以做到微赫兹级别的步进。更关键的是，DDS可以连续相位地切换频率，不会产生相位跳变，这对于模拟真实通信中的连续信号非常重要。频率相位幅度都能独立控制，想模拟FSK就切频率，想模拟ASK就切幅度，想模拟PSK就切相位，全部在数字域完成。

当然DDS也有坑，最主要的是杂散比较大。DDS本质上是一个数字查表加DAC的过程，会产生大量的谐波和杂散分量。这就要靠后面的滤波器来收拾。我们在DDS输出后加了一级椭圆低通滤波器，把带外杂散压到-60dBc以下，然后用一个宽带放大器把信号电平抬起来。这里有个经验：滤波器的阶数和截止频率不能简单按理论值选，要实际用频谱仪看杂散分布再定，不然很容易出现“设计时很完美，实测全是毛刺”的情况。

1.3 系统总体框图与模块划分

我们最终的系统分成六个模块：主控与人机交互、DDS信号源、上变频与功率放大、接收前端、数字解调与测量、电源管理。每个模块独立供电、独立屏蔽，模块之间用SMA线连接，方便单独调试和替换。

主控用的是STM32H743，选它的原因是主频高、资源足，能够同时驱动DDS、处理ADC数据、跑人机交互界面。实际上如果只是做控制，F407也够用，但H743的浮点运算能力强不少，后面做数字信号处理的时候差距就出来了。

接收前端我们用的零中频架构，就是用一个正交混频器直接把射频信号搬到基带I/Q两路。零中频的好处是结构简单、不需要中频滤波器，坏处是存在直流偏置和I/Q不平衡的问题。这两个问题后面调试的时候确实让我们吃了不少苦头，具体怎么解决放到后面的章节详细说。

2. 核心模块设计与参数计算

2.1 DDS信号源的频率规划与滤波设计

DDS的频率规划是第一个要仔细算的环节。我们选用的AD9910，系统时钟设为1GHz，理论上输出频率范围是DC到400MHz。但实际使用中，DDS输出频率越高，杂散越难抑制，所以我们把DDS的输出频率控制在80MHz以下，作为中频信号使用。

题目要求的发射频段在100MHz到500MHz之间，所以需要一级上变频。我们选用了一款无源双平衡混频器，本振信号由一片锁相环产生，频率范围覆盖500MHz到900MHz，这样中频加本振就可以覆盖目标的发射频段。比如要发射433MHz的信号，本振设在513MHz，中频设在80MHz，混频后取上边带433MHz。

这里有一个设计细节容易忽略：混频器会产生两个边带，上边带和下边带都会出来，甚至本振泄漏也会出来。我们一开始没加滤波器，直接用频谱仪看输出，结果乱七八糟全是谱线。后来在混频器输出端加了一路带通滤波器，专门选所需边带，把不需要的边带和本振泄漏压掉。这个带通滤波器我们用的是介质谐振器做的，插损小、矩形系数好，实测带外抑制能做到-50dBc以上。

中频滤波器的设计也是一样，DDS输出80MHz信号时，会伴有DDS时钟的谐波和镜像频率。我们用了五阶椭圆滤波器，截止频率设在85MHz，带内纹波控制在0.1dB以内。椭圆滤波器虽然带外抑制好，但相频特性非线性比较严重，如果后面要解调PSK信号，群延时的波动会引入码间串扰。所以实际电路里我们并没有用极端陡峭的椭圆滤波器，而是用了一个折中的设计，把通带裕量留足，实测群延时波动控制在5ns以内。

2.2 接收链路增益分配与噪声系数计算

接收链路的增益分配是决定系统灵敏度和小信号测量精度的关键。我们采用零中频架构，射频信号经过低噪声放大器（LNA）放大后进入正交混频器，输出I/Q两路基带信号，每路再经过可编程增益放大器（PGA）和抗混叠滤波器，最后送给ADC采样。

链路的增益分配要遵循一个原则：每一级的增益要尽量前置，因为前级增益决定了系统噪声系数；但也不能全部前置，否则后级ADC会饱和。我们用的LNA增益是20dB，噪声系数1.2dB；混频器有6dB的转换损耗；PGA增益范围是0到40dB可调。整个链路最大增益大概是54dB，对应的灵敏度可以做到-100dBm左右。

这里要重点说噪声系数的计算。系统的噪声系数不是简单地把各级噪声系数加起来，而是要用级联公式算。公式是F_total = F1 + (F2-1)/G1 + (F3-1)/(G1*G2) ...，其中F是噪声系数，G是增益。算出来之后你会发现，第二级以后对系统噪声系数的贡献会被前级增益压制。所以LNA的噪声系数和增益是第一位的，我们的LNA选型也是反复比较，最终选了噪声系数最低、增益适中、OIP3够高的一款，保证系统既有灵敏度又不容易被强信号压掉。

实测下来，接收机灵敏度达到了-98dBm（SINAD大于12dB），满足题目要求的小信号测量场景。如果灵敏度不够，先别急着怀疑ADC，多半是前级增益分配不合理或者是电源噪声耦合进了信号链路。

2.3 电源系统的纹波控制与隔离

这套系统对电源极其敏感。模拟射频链路和数字控制电路如果共用电源，数字开关噪声会直接耦合到模拟信号里，导致频谱出现大量毛刺。我们把电源分成三路：一路给数字主控和DDS数字部分，一路给射频模拟链路，一路给接收机模拟部分。每一路都用独立的LDO稳压器，输入级用了π型滤波，电感加电容的组合把开关电源的纹波压到微伏级别。

实际上我们遇到过一个问题：DDS的模拟电源和数字电源如果共地，杂散会明显变差。后来把DDS芯片的模拟地和数字地在芯片下方用磁珠隔开，单点连接到系统地平面上，杂散一下子降了将近20dB。这种事情在书本上不会写，但做射频的人都知道，电源和地的处理往往决定了整个系统的生死。PCB布局的时候，模拟区域和数字区域一定要分开，中间用开槽隔开，只在电源入口处单点连接。

3. 实操过程：从画板到联调的关键步骤

3.1 硬件调试顺序与工具准备

我们拿到PCB板之后没有着急上电，而是按“电源、时钟、数字、模拟”的顺序逐步调试。先把电源部分焊好，用万用表确认各路电压正确，再用示波器测纹波，确认没有异常振荡之后才继续往下走。

时钟系统是第二个调试点。我们用了两颗高精度温补晶振，一颗给主控提供参考时钟，一颗给DDS和PLL提供参考。这里有个经验：DDS的参考时钟质量直接决定输出信号的相噪和杂散，所以这颗晶振一定要选相位噪声低的型号，最好是恒温晶振或者高精度温补晶振。我们用的温补晶振在10kHz偏移处的相位噪声能做到-145dBc/Hz，实测DDS输出信号的相噪表现非常不错。

数字部分调试主要是确认STM32和DDS的SPI通信正常。这里推荐一个方法：先用DDS芯片厂商提供的评估板软件，通过SPI把配置写进去，用频谱仪看输出是否正常，确认硬件通路没问题后，再写自己的单片机驱动代码。不要一上来就写整套代码，否则出了问题根本分辨不出是硬件还是软件的事。

3.2 发射链路调试：频谱纯净度是硬指标

发射链路联调时，我们的目标是输出信号的频谱纯净度达到题目要求。用频谱仪看输出，重点观察三项：载波泄漏、杂散抑制、调制信号质量。载波泄漏通常来自混频器本振信号直接串到输出端，解决方法是调整混频器的偏置和平衡度，或者在输出端加陷波滤波器。

杂散主要来自DDS的镜像和谐波。前面提到用椭圆滤波器压了一次，但实际测试发现，在滤波器通带边缘仍然有一些幅度较高的杂散。后来我们在软件里对DDS的幅度和相位做了微调，找到了一组能让杂散最小的配置参数。这里需要提醒一下：DDS的配置不同，杂散分布差别很大，不能只看数据手册上的典型值，一定要用频谱仪现场扫描确认。

调制信号质量我们用矢量信号分析仪解调测试，分别验证了AM、FM、FSK、PSK几种模式。AM调制要看调制深度是否准确，FM要看频偏是否和设定一致，FSK要看频偏和切换速率，PSK要看相位误差。实测下来，我们系统的相位误差在500MHz频段可以控制在3度以内，这个指标已经相当能打了。如果相位误差偏大，先查本振的相位噪声，再查基带信号的码间干扰。

3.3 接收链路调试：零中频的三大痛点

接收链路的调试确实费了不少劲，主要集中在零中频架构的三个老大难问题上：直流偏置、I/Q不平衡、本振泄漏。

直流偏置的问题在零中频里是无解的，因为本振泄漏信号会自己跟自己混频产生直流分量。我们用了两级校准：第一级是硬件校准，在混频器输出端串联隔直电容，把纯直流压掉；第二级是软件校准，在数字域测量残留直流值并做减法。实测下来，经过两级校准之后，直流偏置被压到ADC满量程的0.5%以内，影响可以忽略。

I/Q不平衡主要是由混频器和后端模拟链路的幅度相位不一致引起的。我们用了一个简单但有效的方法：输入一个单音信号，采集I/Q两路数据，在数字域算幅度比和相位差，然后做补偿。这个校准在开机时自动执行一遍，大约耗时200毫秒，但能把镜像抑制从原始的30dB提升到50dB以上。如果你不想写复杂的校准算法，也可以先用模拟器件做硬件校准，在I路和Q路各加一个可变增益放大器和移相器，手动调到镜像最小，但这样生产效率太低，比赛时不推荐。

本振泄漏是指本振信号从接收端口反向辐射出去，不仅干扰自身，还会干扰旁边的设备。解决方法是选用隔离度高的混频器，同时在接收端口加一级带通滤波器，把本振频率滤掉。我们还发现接地质量和屏蔽效果对本振泄漏影响很大，后来给接收前端加了一个完整的屏蔽罩，泄漏电平直接降了15dB。

3.4 人机交互与状态显示的设计

电赛评审时，作品的可操作性也是打分项。我们做了一个3.5寸TFT彩屏界面，通过旋转编码器和按键控制参数。界面上实时显示发射频率、发射功率、调制方式、接收信号强度、解调结果等信息。所有参数修改即时生效，不需要重新编译烧录，操作非常顺手。

这块看起来不起眼但实际很加分。评委现场会亲手操作你的设备，如果参数设置要层叠菜单翻好几页，或者改一个频率要等好几秒，印象分就直接拉低了。我们的界面设计原则是：一级菜单能完成90%的操作。发射频率和调制方式直接在主界面就能改，接收参数和测试模式放在二级菜单，默认值已经设置成最常用的配置，开机就能用。

另外，我们还加了一个手动扫频功能，可以设定起始频率、终止频率和步进，自动扫描并记录每个频点的接收信号强度。这个功能在现场测试的时候特别实用，能够直观展示无线传输信号在不同频率下的响应差异，也方便评委理解系统的工作逻辑。

4. 联调过程中遇到的典型问题与解决记录

这一章节是全文最值钱的部分，全部是我们实际调试中踩过的坑。我把这些问题按影响程度排序，整理成速查表，再挑几个重点展开说。

4.1 频率切换时偶发失去锁定的问题

这个问题排查了将近一天。现象是程序设置新频率后，输出信号时有时无，用频谱仪看发现频率完全不对。最终定位是锁相环失锁。查代码发现，切换频率的时序里，先改了PLL的寄存器，紧接着就改了DDS的寄存器，而DDS对参考时钟的瞬间变化特别敏感，导致输出杂散变大，反过来耦合到PLL的鉴相器里造成失锁。

解决办法是在两个切换动作之间加了一个延时，先让PLL稳定下来，再切DDS。延时设成5毫秒就够了，不会影响操作手感，但彻底消除了失锁问题。类似的软件时序问题还出现在ADC采集和DDS配置同时进行的时候，解决办法是把这些操作放进临界区，确保一个完整配置过程不被中断打断。

4.2 接近天线时信号反而变差的现象

现场测试时发现一个诡异问题：把接收天线靠近发射天线，接收功率反而下降。一开始以为是天线阻抗失配，后来用网络分析仪测了才发现，是发射功率放大器在强反射条件下自激了。当天线靠近时，反射系数变大，反射功率功放输出端反射回来，把功放推到非线性区，甚至出现振荡。

解决办法是在功放输出端加了一级隔离器，单向传输的特性阻断了反射路径。同时在天线和功放之间加了一个衰减器，以牺牲一点输出功率为代价换取了稳定性。实测下来，加了隔离器之后，无论天线怎么靠近，输出功率都保持恒定，问题彻底解决。这个案例告诉我们，射频系统的稳定性不是只看计算值，必须做极端情况测试。

4.3 微弱信号测量不准的根源在接地

接收机调试到后期，小信号测量精度总是差那么一两个dB。用信号源直接输入标准信号，显示值和实际值对不上。排查了很久，最终发现是接收机模拟地平面被数字信号污染了。STM32的IO口翻转产生的电流脉冲在地平面上形成电压降，叠加到模拟信号里变成噪声底。

我们重新改了PCB布局，把模拟电路和数字电路分区彻底分开，中间开了一条沟槽，只在电源入口处汇合。改动之后，小信号测量精度立刻恢复正常，1dB误差范围以内。这个问题很多队伍都容易忽视，尤其是用了四层板之后觉得地平面完整就万事大吉了，其实数字电路和模拟电路之间的耦合依然存在，必须做物理隔离。

4.4 快速扫频时解调结果跳变的优化

扫频测试时，接收解调结果在切换频率的瞬间会出现跳变，显示一个错误的中间值。原因是扫频步进太快时，本振锁相环还没稳定，ADC就开始采数了。解决办法是在PLL锁定状态检测引脚拉高之后，再延时20毫秒才开始采集数据。这个延时虽然不起眼，但效果立竿见影，解调结果连续平滑，不再有跳变。

另外一个相关的小问题是频谱显示的帧率。ADC采集的数据量不小，如果每帧都做完整的FFT和数据处理，UI线程会卡顿。我们用了双缓冲机制，采集和处理在后台线程完成，前台只负责显示，帧率稳定在15帧每秒以上，操作非常流畅。

5. 方案复盘：扣分点和加分点的深度反思

5.1 评委现场最关注的三个维度

比赛答辩环节，评委重点考察了三个方面：参数指标的准确性、系统设计的合理性、操作演示的流畅性。参数指标上，每个频率点都现场测了频谱、功率、调制参数，全部在题目要求范围内；系统设计上，评委提问了零中频方案的优缺点，以及为什么不用超外差，我们提前准备了解答思路，回答时思路清晰；操作演示上，我们提前演练了很多遍，从开机到完成一次完整测试不超过30秒。

这里有一个重要经验：评委提问时，不光看你回答对不对，更看你的思路是否清晰。表达的时候尽量用“当时我们面临什么约束，为什么做这个选择，实际效果如何”的结构，比背结论要加分很多。

5.2 我们在比赛中主动放弃的两个功能

也不是所有的功能我们都做了，有两个方向我们主动放弃了。第一个是自适应均衡，虽然可以进一步改善解调质量，但复杂度高、调试周期长，对比赛成绩的边际贡献不大；第二个是远程控制功能，虽然可以用手机App控制是一个不错的亮点，但会增加通信协议和界面开发的工作量，权衡之后决定不做。

做减法也是电赛里很重要的能力。很多队伍想把所有功能都做上，最后每个功能都没做精，反而是最容易翻车的。我们的策略是：把题目明确要求的指标做到优秀，把展示类的功能做到够用、可用，把锦上添花的部分果断砍掉。

5.3 如果重新做一次，会在三个地方改进

第一，会提前准备一套半自动校准脚本。现在调试DDS参数和I/Q校准时，手动操作占据了大量时间。如果当时能写一个小脚本自动扫描参数组合并记录最优值，至少能节省半天到一天的调试时间。第二，会多备一块接收机前端板，因为这块最容易烧坏，尤其在天线失配的时候。第三，会在软件里加更完善的错误标志系统，调试时能快速定位是什么配置导致的异常，而不是靠肉眼逐行排查代码。

三个改进点说不上多深刻，但都是实战出来的教训。如果你的时间允许，建议你在做完硬件后，先花一天时间把软件框架搭扎实，再开始调算法和界面，顺序反了容易返工。

6. 给后续参赛者的建议与经验总结

6.1 组队分工和开发节奏的建议

电赛四天三夜，节奏非常紧凑。我们的分工是两个人专注硬件电路，两个人专注软件算法和界面。硬件这边，一个人负责发射链路，一个人负责接收链路，每天下午同步一次进展；软件这边，一个人写底层驱动和外设接口，一个人负责信号处理和界面逻辑。这样的分工在执行上最顺，相互依赖最少。

头两天必须完成硬件平台的搭建和基本通路验证，第三天集中解决细节问题和算法优化，第四天只做整体联调和演示排练，不要再动大结构了。很多队伍第三天还在改硬件布局，最后一天基本都来不及优化指标。你需要在第二天结束前，让系统能够完整跑通一项基本测试功能，哪怕其他功能还不可用，也要保证有一条主链路是通的。

6.2 制作一份属于你自己的调试手册

比赛过程中，建议随时记录调试日志：问题现象、原因分析、解决办法、验证结果，一条一条记下来。这不仅是最后写报告的材料，更是调试时的重要参考。我们自己就遇到过同一个问题在发射链路和接收链路分别出现的情况，因为之前记录过完整的排查步骤，第二次解决起来快了不是一星半点。

调试日志的记录不用太讲究格式，随手记在笔记本上就可以。关键是只要有异常就记，不要等调完了再补。特别是电磁兼容类的疑难杂症，症状可能反复变化，如果没有详细记录，回头看根本不知道从哪一步开始排查。

6.3 最后想说的一些心里话

电赛拿奖当然重要，但更值钱的是整个过程中训练出来的系统设计能力。从拿到题目开始做需求分析、方案选型，到硬件设计、软件调试、系统联调，再到最后的现场答辩，每个环节都在逼你像一个真正的工程师一样思考。哪怕没有拿到理想的名次，这套流程走下来，你对射频电路、嵌入式系统、信号处理的理解深度，已经远超课本能给你的范围。

我们这套方案从头到尾没有用什么黑科技或者别人不知道的秘密武器，所有技术都是公开的、成熟的，真正的差距在于对细节的把握和解决问题的思路。希望这篇复盘能帮你少走一些我们走过的弯路，也祝你的队伍在下一届电赛里拿到理想的成绩。如果你在复现过程中遇到任何问题，欢迎在评论区留言交流。

本文还有配套的精品资源，点击获取