基于FPGA与PYNQ的心电信号处理系统：从硬件设计到软件实现的完整指南

简介：本资源是2021年FPGA领域竞赛项目——基于PYNQ平台的心电信号监测与回放系统的完整工程实现，面向本科高年级及研究生的毕业设计、课程设计、工程实训与学科竞赛参赛者，解决嵌入式AI医疗信号实时采集、处理与可视化回放的技术闭环问题。压缩包共698个文件，含437个Xilinx Vivado工程文件（.xws）、69组MIT-BIH标准心电数据（.dat/.hea/.atr格式），以及配套编译脚本（.bat/.makefile）、标注说明（.at_/.at-）、HTML报告模板（.htm）和C语言底层驱动（.c/.h），整体大小70.66MB，结构清晰、模块解耦，便于理解PYNQ软硬协同开发流程。已有74人学习下载，项目经实测可直接运行，答辩平均分96分，附带完整源码、工程配置与功能验证说明，支持在Zynq-7000系列开发板上一键复现，并可作为心电算法移植、实时信号处理系统扩展开发的优质参考基线。

1. 项目概述：一个面向实战的FPGA+PYNQ心电信号处理平台

最近在整理硬盘，翻出来一个前两年带学生做的项目压缩包，名字就叫“2021FPGA-0007比赛基于PYNQ的心电信号监测和回放系统.zip”。这名字一看就很有“学生项目”的特色，集比赛、毕设、课设、实训、大作业等多种需求于一体，堪称“六边形战士”。这个项目本质上是一个软硬件协同的信号处理系统，核心是利用Xilinx的PYNQ平台（Zynq SoC + Python生产力）来实现心电信号的实时采集、处理、显示，并能将处理后的数据存储下来进行历史回放分析。对于电子、通信、生物医学工程相关专业的学生来说，这是一个非常经典的练手项目，因为它几乎涵盖了从模拟前端、数字信号处理、嵌入式系统到上位机软件的全链路知识点。

为什么说它经典？首先，心电信号本身是一个典型的微弱生物电信号，其频率低（0.05-100 Hz）、幅度小（通常0.5-5 mV），且极易受到工频干扰、肌电干扰和基线漂移的影响。这就对硬件采集电路的设计（如仪表放大器、滤波电路）提出了明确要求。其次，实时监测要求系统具有确定性的低延迟处理能力，这正是FPGA的强项。最后，回放与分析功能又需要友好的人机交互和灵活的数据处理能力，这恰好是PYNQ平台上Python（通过Jupyter Notebook）所擅长的。所以，这个项目就像一个微缩的“产-学-研”结合体，你既能接触到模拟电路设计、PCB layout的硬件功底，又能深入FPGA逻辑设计、时序约束的硬件描述语言世界，还能玩转嵌入式Linux驱动、Python数据分析乃至简单的Web前端，技术栈相当丰满。

我当年带着几个本科生做这个，初衷就是为了让他们摆脱“纸上谈兵”，从信号源、传感器开始，亲手搭建一个能真实工作的系统。过程中踩过的坑、调通的时序、跑起来的算法，比看十本教科书都管用。接下来，我就把这个项目的核心设计思路、关键实现细节以及那些“教科书里不会写”的实操经验，系统地拆解一遍。无论你是想用于竞赛、毕设，还是单纯想深入学习FPGA和嵌入式系统，相信都能找到直接的参考。

2. 系统整体架构与设计思路拆解

一个完整的系统，始于清晰的架构。我们不能一上来就埋头写代码、画板子，必须先想清楚数据流怎么走，各个模块的职责是什么，以及为什么选择这样的技术组合。

2.1 核心需求与方案选型背后的逻辑

这个项目的目标很明确：实时监测和历史回放。拆解开来，就是四个核心功能：1) 心电信号模拟采集；2) 信号数字化与预处理；3) 实时处理与显示；4) 数据存储与回放分析。

• 为什么选择FPGA+ARM（即Zynq/PYNQ）？这是本项目的灵魂所在。纯FPGA方案实时性无敌，但做复杂控制、文件系统和图形界面非常吃力；纯ARM（如STM32）方案编程灵活，但面对高速AD采样和复杂的实时数字滤波（如多个IIR/FIR滤波器并行）时，软件处理可能引入不确定延迟，且CPU占用率高。Zynq芯片将高性能ARM Cortex-A系列处理器（PS端）和可编程逻辑（PL端）集成在一颗芯片里，完美解决了这个问题。PL端（FPGA）负责高确定性、高吞吐量的数据采集和前端预处理（如数字滤波、心率检测算法），处理后的数据通过AXI总线高效地送给PS端。PS端运行Linux系统，利用Python（PYNQ框架）轻松地接收数据，进行更复杂的分析（如心律不齐的初步判断）、数据可视化（Matplotlib）以及通过Web服务（Flask）提供远程监控界面。这种异构计算架构，让专业的人（硬件逻辑）和专业的软件（操作系统及应用）干专业的事，是当前边缘计算和嵌入式AI的典型范式。

• 为什么是PYNQ而不是裸机或Petalinux？PYNQ是Xilinx推出的一个开源框架，它最大的魅力在于“Python Productivity”。传统Zynq开发需要编写C驱动、编译内核、搭建根文件系统，门槛较高。PYNQ提供了一个预装了Linux、Jupyter Notebook及一系列Python库的镜像。开发者可以直接在网页版的Jupyter Notebook里用Python调用硬件加速器（Overlay），读写FPGA的寄存器，操作DMA传输数据。这极大地降低了开发难度，让学生和算法工程师能快速聚焦在算法和应用逻辑上，而不必深陷底层驱动的泥潭。对于本项目，我们可以用Python几行代码就画出实时心电波形，用Pandas分析历史数据，用Socket或HTTP提供网络接口，开发效率提升不止一个量级。

2.2 硬件系统框图与信号流设计

基于以上思路，系统的硬件核心构成如下：

1. 模拟前端采集板：这是一个独立的PCB板，核心是TI的INA333（或AD8221）仪表放大器，用于放大微弱的心电信号。其后级需要跟随高通滤波（消除基线漂移）、低通滤波（抗混叠）和工频陷波（50/60 Hz Notch Filter）电路。最后信号被调理到0-3.3V范围，送入Zynq板卡的ADC。
2. Zynq核心板（PYNQ-Z1/Z2等）：这是处理核心。模拟信号通过板载的XADC（内部ADC）或者外接高速ADC芯片（如AD7606）进行数字化。在PL端，我们实现一个“数据采集与预处理IP核”，负责控制ADC、进行初步的数字滤波（例如移动平均滤波去高频噪声）。处理后的数据通过AXI Stream接口，送入PS端的内存。
3. PS端软件层：运行PYNQ Linux。主要任务包括：
   • 驱动与数据接收：通过PYNQ的DMA和MMIO类，从PL端IP核读取数据流。
   • 实时显示：在Jupyter Notebook中使用matplotlib.animation功能实现动态波形图。
   • 数据存储：将数据流以文件（如CSV格式）或数据库（如SQLite）形式保存到SD卡或eMMC中。
   • 回放与分析：提供另一个Notebook或Web页面，用于选择历史数据文件，重新绘制波形，并可以加入心率计算、RR间期分析等后处理算法。
   • 网络服务（可选）：使用Flask搭建一个简单的Web服务器，允许在局域网内的电脑或手机浏览器上查看实时心电图。

整个信号流可以概括为：电极→模拟前端→ADC→FPGA预处理→AXI DMA→PS端内存→Python处理→显示/存储。回放时，流反向：存储文件→Python读取→重现处理与显示。

注意：模拟前端是成败的关键。很多初学者把精力全放在FPGA和Python编程上，最后发现波形全是噪声，问题往往出在模拟电路。仪表放大器的共模抑制比（CMRR）要足够高（>100 dB），滤波器的截止频率要设置正确，电路板布局布线要尽可能减少干扰，必要时使用右腿驱动电路来进一步提高共模抑制。这部分需要静下心来，用示波器一点点调试。

3. 核心模块设计与实现细节

有了顶层设计，我们深入看看几个最关键模块的实现。这里我会结合Vivado HLS/Vitis HLS（用于快速生成IP核）和传统的Verilog/VHDL开发两种路径来讲解，因为在实际项目中，二者常常结合使用。

3.1 模拟前端电路设计要点与避坑指南

心电信号采集的挑战在于信号微弱、源阻抗高、环境噪声大。一个典型的3导联（RA， LA， RL）采集电路如下：

1. 仪表放大器（IA）：这是第一级，必须选择高输入阻抗、低偏置电流、高CMRR的芯片，如INA333。它的作用是将两个输入电极（如RA和LA）之间的差分电压（即心电信号）放大，同时抑制两者共有的干扰（如工频干扰）。增益设置通常在100-1000之间，将mV级信号放大到伏特级。关键点：反馈电阻要选用高精度、低温漂的电阻，增益计算公式G = 1 + (100 kΩ / Rg)中的Rg要计算准确。
2. 高通滤波（HPF）：用于消除因呼吸、电极接触变化引起的缓慢基线漂移（通常<0.5 Hz）。可以采用一阶或二阶RC有源滤波器，截止频率设在0.05 Hz左右。注意：截止频率不能太高，否则会滤除心电信号中有用的低频成分。
3. 低通滤波（LPF）：抗混叠滤波，截止频率设在100-150 Hz，以保留心电信号的主要能量，同时防止高频噪声在采样时混叠到低频段。建议使用二阶以上有源滤波器，如Sallen-Key结构，以获得更陡的滚降特性。
4. 工频陷波器（Notch Filter）：强烈建议加入！50Hz（或60Hz）工频干扰是心电采集中最顽固的噪声。可以使用双T型或文氏桥有源陷波电路，中心频率精准对准50Hz。实操心得：陷波器的Q值不宜过高，否则会过度影响附近频率的信号，导致波形失真。有时在数字域再做一次软件陷波作为补充也是常见做法。
5. 电平移位与缓冲：经过放大滤波的信号可能是双极性的（正负电压），而ADC输入通常是单极性的（0-Vref）。因此需要加法器电路将信号抬升到ADC输入范围的中点。最后加一个电压跟随器作为缓冲，提高带载能力。

踩坑记录：我们最初用面包板搭建电路，噪声大到无法识别QRS波。后来改为自制PCB，并严格遵循了以下原则：a) 模拟电源和数字电源用磁珠隔离；b) 信号走线尽可能短，且用地线包围；c) 所有运放芯片的电源引脚就近放置去耦电容（0.1uF和10uF并联）；d) 右腿驱动电路的反馈点要接在仪表放大器的参考端。改成PCB后，信号质量立竿见影。

3.2 FPGA逻辑设计：从ADC接口到AXI Stream

在PL端，我们的核心任务是充当一个“智能数据泵”，可靠地将ADC数据搬移到PS端内存，并完成必要的实时预处理。

• 方案A：使用Xilinx XADC IP核（针对PYNQ-Z1板载ADC）PYNQ-Z1板载了XADC，可以测量片内温度和电压，也引出了若干模拟输入通道。虽然精度和速度一般（1 MSPS，12位），但对于学习和小信号采集足够。

  1. Vivado配置：在Block Design中添加XADC WizardIP核。配置为“独立ADC模式”，使能我们需要的模拟输入通道（如VP/VN）。设置采样率、平均模式等。
  2. 数据读取：XADC IP核提供DRP接口用于读取转换结果。我们需要编写一个状态机，定期读取数据。更简单的方法是使用Xilinx提供的AXI XADCIP，它直接将XADC封装成了AXI-Lite接口，PS端可以通过内存映射直接读取寄存器获得ADC值。
  3. 数据处理：读出的原始ADC码值需要转换为电压值。公式为V = (code / 4095) * Vref。之后可以在此处插入简单的数字滤波逻辑，比如一个移动平均滤波器，用几行Verilog代码即可实现，能有效平滑高频噪声。

• 方案B：使用外部高速ADC芯片（如AD7606）如果需要更高精度（16位）或更多通道，外接ADC是更好的选择。AD7606支持8通道同步采样，通过并行或串行接口与FPGA通信。

  1. 接口时序：需要根据AD7606的数据手册，用Verilog编写精确的控制器。包括产生CONVST（转换启动）脉冲、读取BUSY信号、在RD和CS信号控制下从DB0-DB15读取数据。这部分是典型的同步时序逻辑设计，是锻炼FPGA基本功的好机会。
  2. 数据打包：读取多通道数据后，需要将其打包成统一格式。例如，可以将每个通道的16位数据拼接成一个128位的数据包，并加上时间戳或帧头。
  3. AXI Stream封装：处理好的数据需要输出给PS端。最佳实践是使用AXI4-Stream接口。我们可以使用Vivado HLS快速生成一个带有AXI Stream接口的IP核，或者在Verilog中实例化Xilinx的AXI4-Stream Data FIFOIP核。将ADC数据写入FIFO，FIFO的读出端连接到AXI DMA的S_AXIS_S2MM接口。这样，数据就通过DMA通道源源不断地写入PS端DDR内存中。

• 关键IP核：AXI Direct Memory Access (DMA)这是连接PL和PS高速数据流的核心。在Block Design中添加AXI DMAIP核。

  • 将其S_AXIS_S2MM接口连接到我们ADC数据源的M_AXIS接口。
  • 将其M_AXI_S2MM接口连接到Zynq处理系统的S_AXI_HP接口（高性能从端口）。
  • 将其s2mm_introut中断输出连接到Zynq系统的IRQ，用于在DMA传输完成时通知CPU。 配置DMA为Scatter Gather模式（如果数据量大且需要复杂的内存管理）或Simple模式（对于简单的连续传输）。在PS端，我们需要通过驱动程序（PYNQ已封装好）来配置DMA的源地址、目的地址和传输长度。

3.3 PYNQ PS端软件架构与关键代码解析

PYNQ的魅力在PS端得以充分展现。我们通常在Jupyter Notebook中组织代码，结构清晰，交互性强。

# 示例代码结构 (heart_ecg_monitor.ipynb) # 1. 导入必要的库 from pynq import Overlay, allocate import matplotlib.pyplot as plt from matplotlib.animation import FuncAnimation import numpy as np import time import struct # 2. 加载比特流文件，初始化Overlay ol = Overlay("ecg_system.bit") dma = ol.axi_dma_0 # 假设DMA IP在Overlay中名为axi_dma_0 xadc = ol.xadc_wiz_0 # 假设使用XADC # 3. 分配连续内存缓冲区用于DMA传输 buffer_size = 1024 * 1024 # 1MB缓冲区 input_buffer = allocate(shape=(buffer_size,), dtype=np.uint32) # 4. 配置并启动DMA传输 def start_dma_transfer(): dma.recvchannel.transfer(input_buffer) # 启动DMA接收 dma.recvchannel.wait() # 等待传输完成（对于循环传输，这里需要更复杂的控制） # 5. 实时绘图函数 fig, ax = plt.subplots() line, = ax.plot([], [], lw=2) ax.set_ylim(-1, 1) # 根据实际电压调整 ax.set_xlim(0, 500) # 显示500个采样点 def init(): line.set_data([], []) return line, def update(frame): # 从buffer中获取最新数据，这里简化处理 # 实际应从DMA缓冲区或共享内存中读取 data = process_raw_data(get_latest_samples(500)) x_data = np.arange(len(data)) line.set_data(x_data, data) return line, ani = FuncAnimation(fig, update, init_func=init, blit=True, interval=50) # 20帧/秒 plt.show() # 6. 数据存储函数 def save_to_csv(filename, data_array): np.savetxt(filename, data_array, delimiter=',', header='ECG_Voltage') # 7. 回放与分析函数（在另一个Notebook中） def replay_ecg(filename): data = np.loadtxt(filename, delimiter=',') # 进行心率计算、滤波后处理等 # 计算心率：寻找R波峰值，计算RR间期 r_peaks = detect_r_peaks(data) rr_intervals = np.diff(r_peaks) / sampling_rate heart_rate = 60 / rr_intervals # 绘制回放波形和心率趋势图 # ...

关键点解析：

• allocate函数：这是PYNQ提供的关键函数，它分配的是在物理上连续的内存，这是DMA传输所必需的。普通numpy数组的内存可能不连续。
• 实时性：FuncAnimation的interval参数控制刷新频率。由于Python是解释型语言，且Notebook环境本身有开销，纯Python绘图很难做到极高的实时性（如>100Hz）。对于要求严苛的实时显示，可以考虑：1) 使用更底层的图形库如pyqtgraph；2) 将核心的波形绘制功能用C语言实现，通过Python调用；3) 利用硬件加速，在PL端实现VGA/HDMI显示控制器，直接将波形输出到显示器。
• 数据流管理：对于连续监测，DMA传输应该是循环进行的。我们需要设计双缓冲（Ping-Pong Buffer）甚至多缓冲机制。即准备两个缓冲区A和B，当DMA向A写数据时，Python从B读数据并处理显示；完成后交换角色。这可以避免数据丢失和CPU等待DMA的空转。

4. 核心算法实现：心电信号预处理与心率检测

原始的心电信号含有大量噪声，直接进行心率检测误差会很大。因此，在FPGA端或PS端进行预处理至关重要。

4.1 数字滤波器的设计与FPGA实现

常用的心电信号处理流程是：工频陷波 → 带通滤波 → 微分 → 平方 → 移动窗口积分（这是经典的Pan-Tompkins算法步骤，常用于QRS波检测）。

• 在FPGA中实现滤波器：

  • 移动平均滤波器（MAF）：最简单，用于平滑高频噪声。y[n] = (x[n] + x[n-1] + ... + x[n-M+1]) / M。在Verilog中，可以用一个移位寄存器（Shift Register）和一个加法器树来实现。除以M的操作可以用右移（如果M是2的幂次）或乘法器（乘以1/M的定点数）实现。
  • IIR滤波器：例如一个二阶IIR带通滤波器，其差分方程为y[n] = b0*x[n] + b1*x[n-1] + b2*x[n-2] - a1*y[n-1] - a2*y[n-2]。在FPGA中实现需要乘法器和寄存器。关键点：系数必须用量化后的定点数表示（如Q1.15格式），并注意运算过程中的数据位宽扩展，防止溢出。可以使用Vivado HLS的#pragma HLS PIPELINE来提升吞吐量。
  • FIR滤波器：具有线性相位的优点，但阶数通常较高，消耗更多资源。可以使用Xilinx的FIR CompilerIP核，只需提供滤波器系数，它就能生成高度优化的滤波器硬件。

  经验之谈：对于实时性要求极高的前端滤波（如抗混叠），放在FPGA里做是明智的。但对于工频陷波等特性滤波器，在PS端用Python的scipy.signal库实现更为灵活，便于调整参数。我们的策略是：在FPGA端做一个简单的低通或带通滤波，去除大部分噪声；更复杂的、可能需要自适应调整的滤波放在PS端软件实现。

• 在Python中实现滤波器（用于回放分析）：

  from scipy import signal import numpy as np # 设计一个0.5Hz - 40Hz的带通滤波器 fs = 500 # 采样率 lowcut = 0.5 highcut = 40.0 nyquist = 0.5 * fs low = lowcut / nyquist high = highcut / nyquist # 使用巴特沃斯滤波器 b, a = signal.butter(N=4, Wn=[low, high], btype='band') # 应用滤波器 filtered_ecg = signal.filtfilt(b, a, raw_ecg) # 使用filtfilt实现零相位延迟

4.2 基于Pan-Tompkins算法的心率检测

这是最经典、最稳健的QRS波检测算法之一，非常适合在资源有限的嵌入式系统（包括FPGA）中实现。其步骤清晰，大部分是线性操作。

1. 带通滤波：如上所述，保留5-15Hz的主要QRS能量。
2. 微分：y[n] = (1/8) * (-x[n-2] - 2x[n-1] + 2x[n+1] + x[n+2])。强调QRS波的陡峭斜率。
3. 平方：y[n] = (x[n])^2。使所有点为正，并进一步放大QRS波。
4. 移动窗口积分：y[n] = (1/N) * (x[n-(N-1)] + x[n-(N-2)] + ... + x[n])。N通常取与采样率对应的30ms窗口宽度。这一步生成一个平滑的包络，其中QRS波对应一个明显的波峰。
5. 自适应阈值检测：这是算法的核心。需要动态更新两个阈值（峰值阈值和噪声阈值）。当积分器的输出超过峰值阈值时，判定为一个QRS波候选，并在其后设置一个不应期（如200ms），防止对同一个QRS波重复检测。检测到QRS波后，根据最新的峰值和噪声水平更新阈值。

FPGA实现考量：

• 微分、平方、积分都可以用基本的乘加器和寄存器实现。
• 自适应阈值的逻辑相对复杂，涉及比较、选择和状态机。可以将其实现为一个独立的模块。状态机至少包括：SEARCH（搜索峰值）、THRESH_UPDATE（更新阈值）、REFRACTORY（不应期）等状态。
• 整个算法流水线化设计，每个时钟周期可以处理一个新的采样点，吞吐量高。

Python实现（用于验证和回放分析）：

def pan_tompkins_detect(ecg_signal, fs): # 1. 带通滤波 (已实现) # 2. 微分 diff = np.diff(filtered_ecg) # 3. 平方 squared = diff ** 2 # 4. 移动窗口积分 window_width = int(0.03 * fs) # 30ms窗口 integrated = np.convolve(squared, np.ones(window_width)/window_width, mode='same') # 5. 自适应阈值检测 (简化版) # ... 实现阈值逻辑，寻找波峰 ... # 返回R波位置索引 return r_peak_indices

在PS端，我们可以用Python快速实现算法原型，验证效果。确认算法有效后，再将其关键的、计算密集的部分（如滤波、微分、平方、积分）用HLS或Verilog移植到FPGA中，实现硬件加速。软件部分只保留灵活的自适应阈值逻辑。

5. 系统集成、调试与性能优化

当各个模块单独测试通过后，最考验人的系统集成与调试阶段就来了。

5.1 软硬件协同调试方法与工具

1. Vivado ILA (Integrated Logic Analyzer)：FPGA开发者的“示波器”，必须熟练掌握。在设计中插入ILA IP核，连接到你想观察的内部信号（如ADC数据线、状态机状态、AXI-Stream的tvalid/tready信号）。生成比特流后，在Vivado Hardware Manager中触发并捕获波形。这是调试FPGA逻辑时序问题（如信号不同步、握手失败）的终极武器。
2. Vitis HLS/Debug：如果你用了HLS，可以使用其C仿真和C/RTL协同仿真功能，在算法层面验证正确性。综合后，可以查看性能预估和资源报告。
3. PYNQ的MMIO和DMA调试：在Jupyter Notebook中，你可以直接读写FPGA IP核的寄存器。

   # 读取某个IP核的控制寄存器 ctrl_reg = ol.my_ip_0.register_map.CTRL print(hex(ctrl_reg)) # 写入配置 ol.my_ip_0.register_map.CONFIG = 0x01

   对于DMA，可以先尝试进行简单的循环测试：PS端初始化一个已知模式的数据数组，通过DMA发送到PL端，再让PL端原样返回，PS端接收后验证数据是否正确。这能快速定位是DMA配置问题、地址问题还是PL端逻辑问题。
4. 信号质量评估：将FPGA预处理后的数据，和Python软件滤波后的数据，保存下来在电脑上用Matlab或Python的Scipy进行对比分析。计算信噪比(SNR)，观察滤波效果。这是定量评估系统性能的好方法。

5.2 性能瓶颈分析与优化策略

• 瓶颈1：PS-PL数据带宽。如果使用AXI GP接口（通用端口），带宽有限。对于高速数据流（如多通道高采样率），务必使用AXI HP或AXI ACP接口连接DMA。在Vivado Block Design中，检查ZynqIP核的配置，确保HP端口已启用并连接到DMA。
• 瓶颈2：Python绘图效率。matplotlib的FuncAnimation在数据量大时可能卡顿。优化方法：
  • 使用blit=True只重绘变化的图形部分。
  • 减少每帧绘制的数据点数量（例如，每10个点取一个平均值显示）。
  • 如前所述，考虑更高效的图形库或将显示任务卸载到PL端。
• 瓶颈3：FPGA资源利用率。如果滤波器阶数太高或算法太复杂，可能导致LUT、DSP或BRAM资源紧张。优化方法：
  • 使用FIR Compiler等经过高度优化的IP核。
  • 降低数据位宽（如从16位降到12位），但要评估对精度的影响。
  • 对算法进行优化，比如将对称系数的FIR滤波器乘法次数减半。
  • 使用Vivado HLS的流水线(pipeline)、循环展开(unroll)等指令进行优化。

5.3 系统测试与验证方案

一个严谨的项目必须有测试环节。

1. 单元测试：
   • 模拟前端：使用函数发生器输入标准正弦波、方波，用示波器观察各级电路输出，验证放大倍数和滤波特性。
   • FPGA逻辑：编写Testbench，对ADC接口控制器、滤波模块、心率检测模块进行仿真。使用MATLAB生成标准心电信号数据（加入噪声）作为输入，验证输出是否正确。
   • PYNQ软件：编写Python单元测试，测试数据解析、滤波算法、心率计算函数等。
2. 集成测试：
   • 硬件环路测试：用函数发生器模拟心电信号（频率1Hz左右，幅度几mV）输入系统，观察最终屏幕上显示的波形是否正常，心率计算是否准确。
   • 真人测试：在确保安全（设备电气隔离良好）的前提下，让志愿者佩戴电极，测试真实心电信号。对比系统输出与商用便携式心电监护仪的结果。
3. 压力测试：
   • 长时间（如24小时）运行系统，检查是否有内存泄漏（PS端）、数据丢失或死机现象。
   • 输入含有强干扰（如故意引入50Hz噪声、瞬间大幅度信号）的测试信号，观察系统的鲁棒性。

6. 项目扩展与进阶思考

一个基础的系统做完了，但技术的探索无止境。这里有几个可以深入的方向，能让你的项目从“完成”走向“出色”。

6.1 功能扩展：从监测到智能分析

1. 心律失常初步筛查：在心率检测的基础上，分析RR间期的变异性。如果发现RR间期差异过大（如超过20%），可能提示早搏；如果发现长时间无R波，可能提示停搏。可以实现简单的规则判断，并在界面上给出警示。
2. 无线传输与云平台：在PYNQ上连接Wi-Fi模块（如USB无线网卡），将心电数据通过MQTT协议上传到云服务器（如阿里云、AWS IoT）。在云端进行更复杂的AI分析（如使用LSTM网络预测风险），并开发手机APP进行远程监护。这立刻就将项目升级为了一个“物联网+健康”的解决方案。
3. 硬件加速AI推断：心电信号分类（如正常、房颤、室性早搏）是深度学习的研究热点。你可以使用Vitis AI工具链，将训练好的轻量级神经网络（如1D CNN）部署到Zynq的PL端。PL端负责特征提取和分类推断，PS端负责协调。这能极大提升分析速度并降低PS端CPU负载。

6.2 工程化与产品化考量

1. 电源管理与低功耗设计：如果考虑电池供电，需要优化功耗。可以动态控制FPGA部分的时钟频率和电源域，在不进行采集时让部分逻辑进入低功耗模式。PS端也可以调整CPU频率和关断不必要的周边设备。
2. 用户界面优化：用ipywidgets库为Jupyter Notebook创建更友好的交互控件（滑块、按钮、下拉菜单）。或者，用Flask或FastAPI搭建一个独立的Web GUI，提供更专业的患者信息管理、历史记录查询、报告生成等功能。
3. 系统固化与启动优化：最终项目不能总依赖Jupyter Notebook。可以将主要的Python程序打包成一个后台服务（如Systemd服务），开机自启。将FPGA比特流文件固化到QSPI Flash中，实现上电自动加载。这样整个系统就像一个真正的嵌入式产品一样启动。

6.3 常见问题排查速查表

以下是一些开发中常见的问题及解决思路：

回过头看，这个“心电监测与回放系统”项目就像一座微型的桥梁，连接了模拟世界、数字逻辑世界和智能软件世界。它强迫你去思考系统级的问题，而不仅仅是某个芯片或某段代码。从被工频干扰折磨得焦头烂额，到第一次在屏幕上看到清晰规整的PQRST波形；从DMA调试不通的沮丧，到数据如瀑布般流畅灌入内存的喜悦——这些体验远比最终那个.zip压缩包里的文件更有价值。如果你正在着手类似的项目，我的建议是：从最简单的通路开始，先让一个通道的数据能从ADC走到屏幕，哪怕波形很丑。然后像搭积木一样，逐步加入滤波、算法、存储、网络等功能。每加一个功能，就充分测试。遇到问题，善用ILA、示波器和打印日志，隔离问题范围。最重要的是，保持耐心和好奇心，这个过程本身，就是成为一名合格工程师最好的训练。

本文还有配套的精品资源，点击获取