纯模拟电路PCB走线核心：回路短、地完整、隔离噪声

纯模拟电路怎么走线，是很多PCB设计者从数字电路转向模拟电路时最头疼的问题。不管是看“西电PCB设计指南”这类系统课程，还是自己翻各种PCB设计案例，模拟电路走线通常都会被放到比较靠后的位置，但真正画板时，它的难度反而比数字电路高。数字板很多时候只要逻辑能跑、时序能满足，就算大功告成；模拟板不行，信号是连续的电压或电流，走线长了、回流路径绕了、旁边有噪声源了，最终都会直接变成误差。

先给个结论：纯模拟电路走线的核心不是把线连起来，而是让信号回路尽量短、参考平面尽量完整、噪声源和敏感信号尽量隔离。能把这三件事做对，大部分模拟板都可以一次做稳定，不至于出现噪声压不下去、输出漂移、自激振荡这类问题。

下面按实际画板顺序拆一遍，重点讲判断思路，而不是单个软件的命令操作。

1. 先理清纯模拟电路布线的核心目标

1.1 模拟走线不是连通就行

很多新手画模拟板，习惯把网络表导进来，然后像画数字板一样把线全部连上，看DRC没有短路、没有未连接，就觉得板子画完了。这个习惯在纯模拟电路里非常危险。

数字电路关心的是逻辑电平和时序，走线绕一点、长一点，只要还在噪声容限内，电路照样工作。模拟电路不一样，信号本身是连续变化的电压或电流，任何一段走线的电阻、电容、电感，以及它附近的干扰源，都会叠加到信号上去。

我在实际项目里见过不少板子，原理图仿真波形很干净，打样回来实际测试却完全不是那么回事。问题往往不是器件坏，而是走线把噪声引了进来，或者回流路径把地电位抬高了。所以画模拟板的第一原则是：连通只是底线，性能才是目标。

1.2 三个关键词：回路、噪声、寄生

纯模拟电路布线，我习惯先想三个问题。

第一是回路。信号从输入端进来，经过放大器或者滤波器，最后从哪里回流。回流路径如果是一条又细又长的地线，或者被迫穿过数字区域，那么这个回路就会成为天线，把噪声捡进来。

第二是噪声。板上如果有DC-DC、继电器、通信模块，它们工作时会产生开关噪声。模拟信号线一旦和这些噪声源靠得太近，或者平行走线太长，就会被耦合。

第三是寄生。走线本身有电阻，过孔有寄生电容，走线有寄生电感。在低频直流里，走线电阻是最主要的；在高频模拟电路里，寄生电感和电容的影响会迅速放大。高阻抗输入端尤其怕寄生电容，因为电容会把信号对地分压，改变频率响应。

1.3 一块模拟板好不好，看四个指标

一块模拟板画得好不好，不是看线布得整齐不整齐，而是看四个指标：

• 噪声底不低。输入固定时，输出噪声是否在预期范围内。
• 重复性好不好。同一设计做几块样机，测出来的数据是否接近。
• 抗干扰强不强。附近有开关电源或电机启动时，输出是否明显跳动。
• 稳定性够不够。有没有自激、振铃、低频漂移。

这四个指标在设计阶段就要有意识地去控制，不能等板子回来后才发现噪声超标，再回头改线。

2. 布局阶段把信号流理顺，走线才能顺

2.1 先按信号链排器件，不要按原理图页码排

纯模拟电路里，布局比走线更重要。布局如果混乱，走线阶段再努力也救不回来。

很多人习惯按原理图上的位置摆放元件，或者用软件的自动布局功能随便摆开，这样画的板子会有很多交叉走线。模拟电路更推荐的做法是先画信号链：从输入接口到输入保护，到滤波，到放大，再到输出接口，整个链路在板子上尽量线性排列，避免信号线来回穿。

比如一个音频放大板，信号链是：音频输入座 → 耦合电容 → 运放 → 功放 → 输出座。那布局时就让输入座在板子一侧，输出座在另一侧，中间按顺序放前级和后级。这样信号流向清楚，走线短，回流路径也容易控制。

2.2 敏感区和噪声源区要分开

模拟板的另一个关键动作是分区。不要把弱信号器件和开关电源堆在一起，更不要为了省面积把时钟线穿过模拟区域。

我一般会把板子分成几个区域：

• 模拟低电平区，包括传感器输入、放大、滤波、基准。
• 模拟功率区，比如功放输出、驱动管。
• 电源区，包括DC-DC、LDO、整流部分。
• 数字区，包括MCU、ADC数字侧、通信接口。

模拟低电平区要离电源区和数字区远一点。中间用地平面隔开，或者至少保证敏感信号不平行于噪声线长距离走线。如果板子尺寸确实紧张，也要保证运放输入端、反馈网络、基准这些关键点不被电源走线包围。

2.3 电源、基准、反馈环路要优先占位

布局时，不是先放连接器，而是先放敏感核心件。运放、基准源、ADC、反馈电阻网络，这些器件的位置要先确定。

电源去耦电容要尽可能靠近芯片电源脚。模拟基准源要尽量靠近它服务的ADC或运放。反馈电阻网络要贴着运放引脚放，反馈走线越短越不容易被干扰。

很多新手习惯先放大的元件，再接插件，最后才处理电容电阻。结果所有电容被推到板边，去耦效果大打折扣。正确的做法是先给每个芯片预留一个紧凑的“去耦环”，再把电容放到这个环里，最后调整外围走线。

3. 模拟电源与地走线的设计原则

3.1 地平面、单点接地怎么选

地怎么处理，是纯模拟电路里最容易糊涂的地方。

低频模拟电路，尤其是传感器、音频、直流放大，比较适合单点接地。也就是各个功能模块的地先分开走，最后在某个点汇合，再回到系统电源地。这样可以避免不同模块的地电流共用一段回流路径，产生地电位差。

高频模拟电路，或者信号带宽较高时，单点接地会因为走线电感太大而带来压降。这时候更适合用完整地平面，第二层整片铺铜，信号走线在顶层，地表面积大、阻抗低，回流路径短。

落到实际操作，我建议先判断频率。精密直流测量类，优先考虑单点接地；运放带宽很高、信号变化很快的电路，优先考虑完整参考地平面。两者不是绝对对立，关键是别在低频电路里把所有地到处铺满，也别在高频电路里把地割成几块。

3.2 模拟地、数字地分割与连接

模拟地和数字地要不要分开，是个经典问题，答案要看系统结构。

如果板子上同时有模拟前端和数字处理器，模拟地可以用独立的区域，然后和数字地在某个单点连接。这个点通常选在ADC的底部，或者系统电源汇合处。连接点如果选在主芯片正下方，数字地电流会直接穿过模拟区域，反而引入干扰。

不过也要注意，一旦把地平面分割开，数字回流信号就无法在模拟区域下方形成低阻路径，需要绕到连接点再回去，这样回流面积会变大。所以很多时候，只要模拟部分没有直接和数字噪声源共享地路径，干脆用完整地平面，效果反而更好。

我自己的判断标准是：先看模拟信号精度要求，再看数字电路的工作频率和电流变化。如果数字侧只是低速控制信号，完整地平面更省心；如果数字侧有高速总线、大电流开关，分割加单点连接更稳。

3.3 电源线宽度和去耦电容怎么放

电源走线宽度主要取决于电流和允许压降。可以用一个粗略的经验来估算，1oz铜厚下，不同电流对应的最小线宽大概如下：

这只是一个起点。真正设计时还要看允许压降。模拟供电如果压降过大，芯片电源脚电压偏低，输出精度就会受影响。大电流场合还要考虑温升，不能只看能不能过流。

去耦电容的位置比数量更重要。0.1uF、100nF这类小电容要尽量靠近芯片电源脚，连接方式最好是焊盘直接引出，不要中间穿很多过孔。大电解电容可以稍远一点，但要保证从电源输入点到芯片之间的低阻通路是干净的。

4. 信号线的尺寸与隔离规则

4.1 线宽、线距、铜厚、过孔

模拟信号线的线宽一般不需要太大，0.2mm到0.3mm足够。真正需要花心思的是线距和隔离。

线距太小，相邻信号线之间会形成串扰。模拟信号线之间，线距建议至少是线宽的2倍。如果旁边是时钟线、PWM线或开关节点，间距要更大，条件允许时中间加一条地线隔离。

过孔对模拟信号的影响容易被忽略。一个过孔大约有零点几纳亨级的寄生电感，以及一两个皮法左右的寄生电容。低频时问题不大，但高频模拟信号或者高阻抗输入端，过孔会影响相频响应和噪声。所以高频模拟线尽量少打过孔，打过孔时旁边最好带一个地过孔，给回流信号提供最短路径。

铜厚影响走线电阻和过流能力。普通板用1oz已经够用，大电流区域可以局部加厚到2oz，但成本会上升。模拟板不建议为了好看把所有走线都加宽，因为太宽的线会增加和地平面之间的寄生电容。

4.2 反馈线、基准线、采样线的特殊要求

这三类线在模拟板里属于“重点保护对象”。

反馈线要短。运算放大器的反馈电阻如果离引脚太远，反馈走线会引入额外电感和电容，可能让环路相位裕度下降。尤其在高增益时，反馈走线长了容易引起振铃甚至自激。

基准线要干净。基准电压是模拟板的标尺，如果基准线上叠了数字噪声，整个信号链的精度都会下降。基准线不要和数字IO线平行长距离走，必要时两侧包地。

采样线要注意远端采样。电源或者电流检测电路里，采样线应该直接连接到被测量对象的端点，而不是从功率走线的中间取电。这样可以避免功率走线压降被带进测量结果。

4.3 走线电感该不该算，怎么降

走线电感计算公式在很多教程里都有，比如微带线自感近似估算，但实际画板时，大多数人不需要每条线都算。如果你遇到以下场景，再认真算：

• 高频模拟信号，比如带宽几十兆以上。
• 开关电源的开关节点、续流二极管路径。
• 大电流快速变化的回路，比如功率管驱动回路。

走线电感带来的典型问题就是压降尖峰和振铃。降低电感的方法不是加宽线那么简单，最重要的是缩短走线，让信号线和回流线靠得很近，形成小环路。地平面完整也是降低回路电感的关键。蛇形走线只会增加电感，高频大电流路径不要用。

5. 三类典型模拟模块的走线实例

5.1 运放电路：从电源到反馈

运放是纯模拟电路里最常用的模块，也是最容易踩坑的模块。

我画运放电路时的顺序是：先放电源去耦电容，再放运放本身，然后放反馈电阻，最后处理输入输出走线。电源去耦电容必须紧靠运放电源脚，否则高频状态下电源阻抗偏高，运放容易产生不稳定。

反馈路径从输出端回到反相输入端时，尽量短而且粗。不要为了走线美观把反馈网络放到板子另一侧。高阻抗输入端要远离电源走线和数字线，并且尽量缩短到传感器或者前级输出的距离。

如果运放增益很高，比如100倍以上，输入端和输出端不要靠得太近，否则输出端的大信号会通过空气或基板耦合回输入端，造成反馈。

5.2 传感器采样电路：弱信号怎么走

传感器输出的信号往往很弱，可能是毫伏级甚至微伏级。这类信号的走线核心是“保持低阻抗回路、远离干扰”。

传感器信号线最好成对靠近走，比如差分信号走两条平行线，下面保持完整地平面。不要和电源线、控制线高密度地挤在一起。如果传感器需要激励电源，比如电桥，激励线和信号线之间要保持距离，因为激励电流波动会耦合到信号线上。

传感器地和模拟地之间，连接点要选在信号链末端，不要在传感器端直接大面积连接。这样可以让地回路只有一个汇合点，减少地环路面积。

5.3 基准和LDO的走线细节

基准源和LDO看着像电源器件，但走线反而要按模拟精度来处理。

基准电压输出线不要直接接到一堆电容和负载的中间。高精度应用里，可以单独拉一根采样线，从基准输出端直接送到ADC参考输入，保证ADC实际读到的参考电压没有被负载电流压降影响。

LDO的输出反馈更要注意取样点。分压电阻的反馈线应该从输出负载电容之后引回，而不是从芯片焊盘旁边硬取。如果输出走线较长，反馈取样点放在靠近负载端，可以补偿一部分线损。这也是一种开尔文接法的思路。

6. 容易踩坑的走线形式：等长、蛇形、开尔文

6.1 模拟电路要不要等长

很多人看到高速数字板有等长约束，就以为模拟电路也要等长。这个想法在纯模拟电路里大部分情况是错的。

模拟信号是连续波形，大多数单端放大器只需要关心幅度和相位，不是严格要求两条信号线长度一致。比如运放的同相端和反相端，它们走线长度不一致时会带来输入偏置电流误差和额外失调电压，但不是因为“等长”问题，而是因为引脚阻抗和寄生参数不同。

真正要考虑等长的是差分模拟信号，比如ADC差分输入、音频差分传输。两条线长度差异大，会让差分信号变成共模噪声。但这里的重点不是“等长”，而是“对称”。两条线平行、靠近、宽度一致，比强行绕成等长更重要。

6.2 蛇形走线不是哪里都能用

“AD怎么切换蛇形走线”“PADS蛇形走线设置”这类问题搜索量很高，说明很多人在画板时都会遇到蛇形走线功能。但工具会操作和实际该不该用，是两回事。

蛇形走线在数字电路里主要用来做等长补偿。它通过增加走线长度来调整时序，但代价是增加寄生电感和邻近串扰。模拟电路里，除非设计明确要求补偿某个延迟，否则不要为了凑数去画蛇形线。

纯模拟信号本身几乎没有“必须保持总长度一致”的需求。走线短就是最好的选择。把蛇形走线用在模拟反馈回路上，只会降低稳定性。

6.3 开尔文走线的正解和误区

开尔文走线在电流检测、功率采样里非常实用。它解决的问题是功率线压降对测量精度的影响。

正确的接法是：功率电流从两个大焊盘之间流过，采样线从采样电阻的焊盘内侧单独引出，尽量短而直地连接到放大器输入端。采样线本身不承载明显电流，所以线上没有压降，测量到的就是采样电阻两端的实际电压。

常见误区是采样线从功率线中间或者靠近负载端拉出来，又或者采样线和功率线共用一段铜箔。这样会把功率走线的压降也算进采样信号里，导致电流读数偏大或偏小。开尔文走线看起来只多了一两根细线，但对精度的影响非常明显。

7. 走线完成后的检查链路

7.1 DRC、DFM和人工审查三件套

板子画完不要急着发出去打样。第一件事是跑DRC，确认没有间距、短路、未连接问题。第二件事是用DFM工具检查可制造性，比如线宽、过孔、阻焊、丝印。现在有一些DFM工具可以直接导入常见EDA的PCB文件，能提前发现板厂会返工的问题。

但这两个步骤都是检查“设计规不规范”，不是检查“模拟性能好不好”。所以我还会做一次人工审查：按信号流从输入看到输出，逐段确认有没有长距离平行、有没有跨越噪声源、反馈路径是不是最短、去耦电容是不是真的贴住芯片。

人工审查时最容易发现的问题，是设计规则完全正常但走线路径很别扭。这种问题DRC永远查不出来，因为它不违反任何规则，但实际性能和理论上会差不少。

7.2 噪声大、波形失真先查这五个点

样机回来后如果噪声大，按照下面顺序排查，不要一上来就重画板子。

1. 先看电源纹波。示波器探头尽可能靠近芯片电源脚，确认供电是否干净。
2. 再把输入端对地短接，看输出噪声是否依然很大。如果噪声消失，问题在前级输入；如果依然有，问题在后级或电源。
3. 检查地线连接。模拟地和数字地的汇合点是不是选在了正确位置，有没有大面积地环路。
4. 检查去耦电容。电容是不是真的靠近电源脚，电容前面有没有被细走线卡住。
5. 用手或者近场探头靠近不同区域，观察噪声变化，定位干扰源。

很多时候，噪声不是单一原因，而是多个因素叠加。建议每次测试保存截图和数据，不要凭感觉判断。

7.3 自激振荡的收敛思路

模拟电路自激，最常出现在运放和反馈环路中。遇到自激时，先观察振荡频率，再判断是哪类问题。

高频寄生振荡，比如几十兆赫兹以上，一般和布局、引脚间电容、走线电感有关。这时候排查反馈走线是否太长、输入输出是否靠太近、电源去耦是否充分。

低频振荡，一般和环路补偿、增益设置、负载电容有关。这时不要盲目改补偿电容，先检查反馈电阻是不是过大，输出端负载电容是不是超出运放稳定性范围。

如果样机用了面包板或者焊接飞线，自激可能不是PCB问题，而是测试方式问题。换成靠近引脚的测量点，用短地线示波器探头重新测，结果可能完全不同。

8. 给新手的落地建议

8.1 从单模块验证到整板，步子别迈太大

纯模拟电路走线的经验，很难靠一次画板全部建立起来。我更建议新手先画一个最简单的运放模块，或者一个传感器采集模块，完整地做一轮：布局、走线、打样、测试、记录。

只做一个模块时，你能清晰地看到走线变化和测试结果之间的关系。一次画一整块复杂模拟板，变量太多，出了噪声问题根本定位不到具体是哪根线引起的。

8.2 每版板子都要记录可复现的测试数据

模拟电路设计非常依赖测试数据。每版板子回来，都要记录供电电压、静态电流、输出噪声、温漂、重复性和关键波形。不要只记“工作正常”或“噪声有点大”，要记录具体数值和测试条件。

有了连续几版数据，很容易发现某个布局改动的真实效果。否则你很难知道到底是“走了运”，还是设计方案本身提升了。

8.3 工具和资料可以借鉴，但决定板子质量的是设计习惯

画模拟板用什么软件都可以，AD、嘉立创EDA、PADS、Allegro都能做。不同工具只是操作路径不同，核心原理没有区别。

遇到“AD只显示走线”“PADS切换到router报错”“蛇形走线设置找不到”这类问题，多数是软件配置或版本问题。花点时间整理软件规则，把常用快捷键和显示模式固定下来，也可以减少使用中的阻碍。

但真正决定板子质量的，是布局顺序、回流路径、分区隔离这些设计习惯。多看别人的PCB设计案例，重点看别人怎么摆地、怎么放去耦电容、怎么处理敏感信号，比单纯学软件操作更有用。

纯模拟电路走线的核心就那么几件事：信号流清晰、回流路径短、敏感区域隔离、电源地处理干净。把这些坚持做好，剩下的就是把每一版板子测明白，然后持续优化。