SPI通信协议详解：从原理到实战，嵌入式工程师的避坑指南

做嵌入式这些年，天天和通信协议打交道，UART、I2C、SPI、CAN轮番上阵，但要选一个“看似简单、坑却不少”的，我第一个提名SPI。SPI全称Serial Peripheral Interface，串行外设接口，由Motorola在八十年代提出，到今天仍是板级通信的主力军。它不像UART那样需要波特率对齐、也不像I2C那样需要地址仲裁，四条线拉出来就能跑，速率还高，所以Flash、屏幕、SD卡、传感器、ADC这类外设，几乎清一色支持SPI。

这篇就聊聊SPI通信协议那些事，从原理到时序、从硬件到软件，再把我这些年调试SPI踩过的坑一并交代清楚。无论你是刚入门MCU开发，还是正在搞STM32、ESP32、FPGA的板级通信，这篇都能帮你把SPI这条线理得明明白白，至少能让你少走几步弯路。

1. SPI协议的核心原理与工作方式

1.1 SPI到底是什么，为什么它这么快

SPI是一种高速、全双工、同步的串行通信总线。它至少需要四根线：SCLK（时钟线）、MOSI（主出从入）、MISO（主入从出）、CS（片选线）。有的地方叫法不同，比如SCK、SDO/SDI、NSS，但作用都一样。

关键点是“同步”。SPI的时钟由主机产生，所有数据位的发送和接收都跟着这根时钟走。正因为有时钟线做同步，SPI不需要像UART那样精确约定波特率，也不需要像I2C那样在数据线上做时钟同步和仲裁，时序天然就干净利落，速率也就能轻松跑上几十MHz。

我举个例子你就懂了。UART像两个人不在一个房间打电话，必须提前约好说话速度，否则听不清；I2C像一根线上连了十个人，大家要靠地址喊话才能对上号；SPI更像是工地上的“指挥+传令兵”，指挥（主机）拿个喇叭（时钟）喊口号，传令兵（MOSI/MISO）听到口号就同步迈步，谁也不会乱。这也是为什么SPI在嵌入式里是“效率优先”的代表。

1.2 四根线各管什么，听谁的

• SCLK（Serial Clock）：主机产生，决定通信速率。上升沿或下降沿采样由模式决定。
• MOSI（Master Out Slave In）：主机发送数据给从机。
• MISO（Master In Slave Out）：从机发送数据给主机。
• CS（Chip Select）：片选线，低电平有效居多，拉低表示选中某个从机。

主机是唯一的时钟源，所有从机都围绕主机转。片选线相当于“点名”，拉低哪根CS，哪个从机就进入工作状态；不拉低的时候，从机的MOSI/MISO一般处于高阻态，不会干扰总线。

多从机时，通常每个从机单独一根CS线，主机用GPIO分别控制。如果设备支持，也可以菊花链连接，但实际项目里独立CS更常见，因为逻辑简单、时序可控。

1.3 SPI的四种模式，为什么时钟极性和相位能坑死人

SPI没有标准的通信协议格式，通信双方必须提前约定好时钟极性和相位。这两个参数就是CPOL（Clock Polarity）和CPHA（Clock Phase）。

• CPOL决定空闲时SCLK是低电平还是高电平。CPOL=0：空闲低；CPOL=1：空闲高。
• CPHA决定数据在哪个边沿被采样。CPHA=0：第一个边沿采样；CPHA=1：第二个边沿采样。

组合起来就是Mode 0到Mode 3，具体关系如下：

绝大多数SPI设备默认支持Mode 0或Mode 3，但总有例外。如果你发现读回来全是0xFF或者全是错位数据，第一个要查的就是模式匹配。

我自己的习惯是，拿到一颗新芯片，先翻数据手册找到“SPI Timing Characteristics”，看时序图里SCLK空闲电平、采样沿是哪个，再回MCU配置里选对应模式。比如在CUBEMX里就是CPOL和CPHA两个下拉框的事，选错了几分钟就能让你怀疑人生。这块儿真不是吓唬你，我见过太多人在Mode 0和Mode 3之间反复横跳，最后发现手册上写的是Mode 2。

2. SPI时序图与数据收发机制

2.1 一张时序图怎么读

很多新手看到SPI时序图就头大，密密麻麻的波形线和标注，感觉像天书。其实拆开就四个动作：拉低CS、产生时钟边沿、按位收发、拉高CS结束。

以Mode 0为例，整个过程是这样：

1. 主机把CS拉低，从机被“唤醒”。
2. SCLK开始在空闲低电平基础上产生高电平脉冲。
3. 在每个上升沿，主机把MOSI上的数据位发出去，从机在同一个上升沿采样；MISO上从机也在时钟配合下把数据返回给主机。
4. 字节发完，主机把CS拉高，一次事务结束。

一个字节的收发，主机会先发最高位（MSB），也可以配置为LSB先行，看具体芯片支持。比如W25Q系列Flash支持MSB先行，但某些EEPROM就支持LSB先行模式，必须按手册来。

数据不是“我发完你再发”，而是同时进行的。主机每输出一个bit，从机也同步返回一个bit，这就是全双工。你发0x55的时候，可能从机刚好回你0xAA。很多初学者不理解，为什么我读Flash一个地址，要先“写”一个命令字节？就是因为读操作本质上也依赖主机产生时钟，从机才能把数据放到MISO上，你写出去的那个字节其实是在“借时钟”。

2.2 通信数据帧与全双工机制

SPI的数据位宽一般是8位，但很多MCU支持4到16位可编程，比如STM32的字长可以设成8位或16位。选16位时要注意，很多从机虽然寄存器是16位，但期望的是连续两个8位事务，而不是一个16位帧，这点最容易在驱动SD卡、LCD屏时踩坑。

发送和接收是同一根时钟线驱动的移位寄存器过程。你可以把两个设备的移位寄存器想象成两个对接的传送带：主机推一个bit出去，从机推一个bit进来，时钟每跳一次，两边各走一格，8个时钟后完成一个字节的双向交换。

这也解释了为什么SPI读操作往往要先“写”一个寄存器地址，甚至要“写”一个空字节才能把数据读回来。所谓读，本质还是全双工交换，主机发送的字节通常是命令或填充字。比如SPI Flash的读取命令是0x03，后面跟3字节地址，然后你才能读到数据字节，这个过程中发给从机的“数据”其实全是从机不在乎的填充值。

2.3 片选时序对整个事务的重要性

片选线不只是“选人”那么简单，它还决定了事务的边界。对于很多从机来说，CS拉高意味着一次命令结束、内部状态机复位；CS拉低则意味着命令开始。如果在一次命令中途CS被意外拉高，从机会认为命令被中断，可能丢弃已经收到的部分数据。

所以软件片选必须注意两点：一是在SPI传输开始前先拉低CS，二是在整条命令的所有字节全部传输完成后再拉高CS。很多人在用HAL库时把CS操作放在每个字节传输函数外面，结果每传一个字节CS就抖一次，导致从机只认第一个字节，后面的命令全被丢弃。

我自己的排查经验是：如果SPI通信时灵时不灵，先拿示波器看CS的波形，确认CS在整个事务期间有没有毛刺或提前拉高。

3. 硬件设计要点与应用场景解析

3.1 硬件片选与软件片选，怎么选

这是被问很多的问题。硬件片选是MCU的SPI外设自带NSS引脚，可以由硬件自动控制拉低拉高；软件片选则是用一个普通GPIO，在通信前手动拉低、通信完手动拉高。

硬件片选的优点是响应快、配合DMA时不容易漏操作，但它有个前提：控制器要能精确地在传输开始和结束时驱动NSS。如果MCU的硬件NSS行为和你预期不一致（比如提前拉高、或者必须复用NSS引脚不能接其他功能），反而容易出问题。在某些MCU上，硬件NSS只能和特定的SPI引脚绑定，灵活性很差。

软件片选是我个人更常用的方案。原因有三个：

• 一个SPI外设可以接多个从机，用不同GPIO分别控制CS，灵活度极高；
• 调试时可以在代码里加打印，肉眼看到CS状态；
• 不受控制器NSS模式限制，不容易踩硬件自动控制的隐性坑。

唯一要注意的是，软件片选在高频通信时，GPIO翻转速度可能跟不上，或者频繁翻转导致时序毛刺增大。所以真正跑高速（比如几十MHz）且对时序苛刻的场景，才会专门去用硬件NSS。但对于绝大多数项目，软件片选完全够用，而且好排查问题。

3.2 多从机总线设计：独立CS还是菊花链

多从机方案通常是两种：独立CS和菊花链。

独立CS就是每个从机一根CS线，主机各用一根GPIO控制。优点是访问任意从机互不影响，时序独立，开发排错直观；缺点是CS线多，IO占用多。

菊花链则是把多个从机的MISO/MOSI串起来，从机A的MISO接到从机B的MOSI，这样可以只保留一根MOSI和一根MISO，通过时钟把数据一级一级往下传。适合需要同时更新多个相同类型设备的场景，比如LED驱动、多路DAC，但延迟会积累，而且软件模型复杂。

如果从机数量不多、类型不同，独立CS永远是最省心的。别为了省引脚搞出复杂电路，调试成本远高于省的那几个IO。我记得有个项目为了省两个引脚，把两个不同厂家的传感器挂在同一个CS上做菊花链，结果两个传感器时序要求完全不同，最后不得不飞线改板，得不偿失。

3.3 SPI Flash、SPI屏幕、SD卡这些常见外设

SPI Flash是协议最典型的应用之一，比如W25Q系列。读速度高、接口简单，适合存字库、存配置、做OTA镜像。注意写Flash要按扇区擦除后再写，不是直接覆盖写，很多人第一次用SPI Flash就卡在这里读取全是FF。

SPI屏幕在Arduino里特别常见，比如ST7789、ILI9341这类TFT屏。数据和命令都走SPI，初始化序列很长，但只要配置好Mode和频率，刷屏速度通常够用。SPI接口屏幕的刷新率受限于SPI时钟和像素数，用320x240的屏在40MHz SPI下刷新率大概也就几十帧，实际会受驱动IC和初始化参数影响。这里有个经验：刷屏想要流畅，尽量用DMA搬运像素数据，而不是CPU一字节一字节地塞。

SD卡走SPI是兼容模式，不是原生SDIO模式。SPI模式的好处是硬件简单、几乎所有MCU都支持；缺点是速度低，适合做日志存储、参数存储这类中等速度需求的场景。如果追求高速，尽量用SDIO。

3.4 电气特性与信号完整性要点

SPI虽然协议简单，但物理层也不能随便造。几点值得记住：

• 电平匹配：3.3V设备不能直接接5V设备，需要电平转换，否则长期高压可能烧IO或者损坏芯片。
• 上拉/下拉：CS、SCLK线上的上下拉电阻防止悬空误触发。尤其CS要在空闲时保持确定电平，避免从机误选。
• 走线长度：高频下（>20MHz）走线要尽量短，避免长线反射。实在要长线，降低速率比加电阻更有效。
• 地线连续：信号线附近必须有完整的地平面，否则噪声会让时序抖动。
• 多处从机时注意总线电容，容性大时上升沿变缓，要么降速率要么加驱动。

实际调板子时，如果SPI在低频率下没问题、高频就出错，优先怀疑信号完整性，而不是软件配置。先降频验证功能，再根据波形和余量逐步提频。

4. 软件实现与MCU实操

4.1 CUBEMX配置SPI的完整过程

拿STM32做例子，在CUBEMX里配置SPI其实五分钟搞定，但每个选项都有含义：

• Mode：选Transmit Only、Receive Only还是Transmit & Receive。全双工选Full-Duplex Master。
• Hardware NSS Signal：这里选Disable，用软件片选，IO自己控制。
• Clock Prescaler：分频系数，决定SPI时钟频率。比如APB2时钟84MHz，4分频就是21MHz。
• Clock Polarity和Clock Phase：对应上面的Mode选择，查从机手册填。
• Data Size：一般8 Bits。16位要看芯片是否支持。
• MSB/LSB First：多数设备MSB先行，少数要LSB。

配置完生成代码后，通常用HAL_SPI_Transmit、HAL_SPI_Receive、HAL_SPI_TransmitReceive这三个函数。传参时要指定句柄、数据指针、长度、超时时间。

这里有个容易犯的错：HAL_SPI_Transmit是阻塞式的，如果SCLK配置错误或者从机没响应，时钟翻转就能把数据发完，并不会返回错误。很多人的代码卡在传输完成标志上，其实不是单片机问题，而是SPI外设一直处于Busy状态没被正确复位，调用传输函数前要先调用HAL_SPI_DeInit再重新Init，或者检查一下是否有未完成的DMA传输。

4.2 阻塞、中断与DMA怎么选

SPI三种传输方式各有适用场景：

• 阻塞方式：适合短数据、低频次、不在乎CPU占用。简单粗暴，调试方便。
• 中断方式：适合中等长度数据，CPU可以去做别的事，但要处理中断优先级和数据完整性。
• DMA方式：适合大块数据搬运，比如刷屏、读大块Flash。CPU只负责启动DMA和收DMA完成中断，效率极高。

DMA是SPI传输的大杀器，但它也有自己的坑：

• 缓存必须是连续的内存块，不能是局部变量栈上那种临时buffer（除非明确对齐并且内容在DMA期间不改变）。
• DMA发送时，如果CPU还在修改buffer，会出现数据撕裂。
• 用HAL库时，DMA传输完成回调里要清标志，避免二次传输污染。
• 有些MCU的DMA和Cache之间需要做一致性问题，比如带Cortex-M7内核且开了Cache，DMA读SRAM可能读到旧数据，需要做clean/invalidate操作。

关于DMA和Cache的问题，我多说一句。Cortex-M7这类带Cache的内核，CPU写数据写到Cache里，DMA却直接去读SRAM，两边数据不一致是真实存在的大坑。解决办法是：DMA发送前调用SCB_CleanDCache，DMA接收完成后调用SCB_InvalidateDCache。忘了这个操作，你会在DMA接收数据时发现自己收到的还是旧数据，百思不得其解。

4.3 GPIO模拟SPI，什么时候需要手撸

GPIO模拟SPI听起来像走回头路，但真到某些场景是绕不开的：

• MCU的硬件SPI接口数量不够，多个从机抢接口；
• 从机对时序有特殊要求，比如需要很慢的时钟、需要中途改变CS状态；
• 硬件SPI和某个外设引脚复用冲突；
• 纯软件平台或FPGA里临时代码验证。

手撸GPIO模拟SPI的核心就是四个GPIO：SCK、MOSI、MISO、CS。以Mode 0为例，伪代码如下：

uint8_t spi_gpio_read_write(uint8_t tx_byte) { uint8_t rx_byte = 0; for (int i = 7; i >= 0; i--) { if (tx_byte & (1 << i)) MOSI_HIGH(); else MOSI_LOW(); SCK_HIGH(); delay_us(1); if (MISO_READ()) rx_byte |= (1 << i); SCK_LOW(); delay_us(1); } return rx_byte; }

注意这里我用的是标准写顺序，先置数据、再拉时钟、再采样、再拉低时钟。GPIO模拟时，时序完全由delay控制，先搞清楚从机手册里要求的建立时间和保持时间，再写delay数值，别随手写个delay_us(1)就以为万事大吉。对于低频从机，这个代码够用；但如果从机要求几十MHz时钟，GPIO模拟基本没戏，老老实实用硬件SPI。

4.4 FPGA接SPI，思路不太一样

FPGA的SPI实现和MCU不同，没有现成外设，全要靠Verilog搭状态机。核心思路是：用一个计数器产生SCLK，状态机控制CS拉低、逐bit收发、CS拉高。

写Verilog SPI从机时，要注意跨时钟域问题——SCLK来自外部，和FPGA内部时钟往往不同源，必须在采样前打拍同步，否则亚稳态会让你怀疑人生。这也是面试和项目中常考的时序收敛点。

我自己写FPGA SPI的经验是：先把发送和接收分开写，各写一个模块，调试时在FPGA内部加一个计数器或LED，看CS、SCLK有没有到；再用逻辑分析仪抓总线波形，比对数据和时序。FPGA调试最大的优势是波形可以随便抓，比自己猜寄存器快得多。如果用Verilog做SPI主机，SCLK产生逻辑要特别注意占空比均匀，不要出现一个周期宽一个周期窄的情况，否则从机容易采样错位。

4.5 共用SPI总线，屏幕和传感器如何共存

热搜里有一条“ESP32屏幕与SD卡共享SPI哪个好”，这也是实际项目里经常遇到的。比如一块屏幕和一个SD卡模块，都走SPI总线。它们能共存的前提是：总线空闲时，所有从机的MISO都是高阻态，不会互相干扰；而CS则由主机分别控制，同一时刻只能有一个从机被选中。

很多人在这种共享总线设计时犯的错是：两个设备虽然CS不同，但时序模式不同，比如屏幕要求Mode 0，SD卡要求Mode 3。这时你不能在初始化时配一次就完了，得在切换设备时动态改SPI模式。如果MCU的SPI外设不支持运行中改CPOL/CPHA，就得靠软件模拟或舍一取一。

另外，屏幕和SD卡共享总线还有一个小技巧：如果屏幕读写频率很高，而SD卡只是偶尔存日志，可以把屏幕的CS接硬件NSS，SD卡的CS接普通GPIO，然后用屏幕的DMA传输为主，SD卡操作时切到低速模式。这样能兼顾速度和稳定性。

5. 常见问题与调试经验实录

5.1 为什么读回来全是0xFF或0x00

这是SPI调试里出场率最高的问题，原因往往很朴素：

• 读回来全是0xFF：大概率从机根本没被选中，CS没拉低，或者CS引脚配置错误；也可能是MISO没接对，从机数据根本传不回来。
• 读回来全是0x00：大概率主机发送的数据没对，或者从机收到空字节后返回空数据；也可能是SPI模式不对，边沿采样错位导致数据错乱。

排查顺序我建议是：先查接线，再查GPIO配置，再查SPI模式，再查寄存器地址和命令字。别一上来就怀疑是芯片坏了，大多数时候是人坏了。我自己就经历过一次，查了整整一下午，最后发现是MISO线本来应该接PB4，结果焊成了PB5。

5.2 时钟极性和相位不匹配的表现

如果你SPI通信能通一半、偶尔错位、接收数据高低字节对调，大概率就是CPHA或CPOL不匹配。

• CPOL不对：可能看到整个波形反相，空闲电平反了。
• CPHA不对：通常表现为数据错半拍，读回来的字节就像左移或右移了一位。

这种问题在示波器上特别明显。你把SCLK和MOSI波形同时抓下来，数一下采样沿和数据变化沿的相对位置，错没错一眼就能看出来。手里没有示波器时，可以先把频率降到1MHz以下再用逻辑分析仪抓，逻辑分析仪成本低，做协议解析比示波器还好用。

5.3 DMA传输时数据不完整或乱码

DMA模式下最常见的有三类情况：

• 传输长度没配对：DMA传输长度和SPI数据宽度不匹配，比如设置成8位数据但DMA用了16位宽度，数据错位。
• Cache一致性问题：带Cache的MCU在DMA搬运后读到的还是Cache里的旧数据。解决办法是在DMA写内存后做Cache Invalidate，在CPU准备给DMA发数据前做Cache Clean。
• 传输未完成就操作buffer：代码里发完数据立刻改了发送buffer内容，但DMA还没搬完，就会出现“发一半变串数据”的诡异现象。正确做法是等DMA传输完成回调触发后再修改buffer。

5.4 常见问题速查表

5.5 我踩过的一些典型坑

最经典的坑是芯片手册上写“SCLK idle high”，我却看图看反了，配成Mode 0，结果芯片理都不理我，排查了两个小时，最后发现是CPOL选错。

还有一个坑是SD卡SPI模式下，初始化时必须要先给至少74个时钟脉冲才能响应命令。这个脉冲必须在发CMD0之前给，否则卡片直接不回应。这块逻辑没处理好，会让人误以为SPI驱动有问题，其实是初始化顺序不对。

再有就是SPI的CS带毛刺。GPIO在开机上电时如果默认输出低，会误选从机，导致从机进入异常状态。解决方法是上电初始化时先把CS引脚拉高，或者加外部上拉电阻，保证系统起来之前总线是安全的。

6. 一些真正实用的心得

做SPI通信这几年，我越来越觉得SPI的难点不在协议本身，而在“知道你的对手是谁”。所谓对手，就是你手里的那颗从机芯片。它的时序要求、寄存器定义、命令序列，都得读数据手册，而不是靠猜。

我自己有个习惯：拿到新板子，不管什么外设，第一件事不是写业务代码，而是先写一个SPI回环测试。把MOSI和MISO短接，发一串已知数据，读回来比对，通了再往下走。这个动作能过滤掉至少一半的底层配置问题，省下的时间远比写的几行测试代码多。

另外，调试SPI时逻辑分析仪真的是神器。我一般会把SCLK、CS、MOSI、MISO四根线全接上，抓一段波形，对照数据手册的时序图核对。很多时候你以为的软件问题，其实在波形里一秒就能看出来。哪怕是几十块钱的逻辑分析仪，也比拿万用表猜半天强。

还有一点，SPI外设配置完成后，建议先把频率降到最低验证功能，再逐步提高频率。这在排查问题时有奇效，能帮你把“逻辑错误”和“物理层不稳定”清晰地区分开来。

SPI这个协议，看着简单，但工程上覆盖了电气、时序、软件、驱动、调试方方面面。希望大家看完这篇后，能少走点弯路。如果后面还有机会，我想再单独细聊聊SPI Flash的驱动流程和SPI屏幕的刷新优化，那个坑也不少。先把这篇消化掉，比什么都强。