一文读懂先进封装：从传统封装到玻璃基板的芯片革命

很多人一听到"先进封装"，第一反应是：封装？不就是把芯片用胶水粘在基板上、再扣个金属盖嘛。这个认知放在十年前勉强算对，放在今天会错过半导体产业最关键的转折之一。过去十年里，封装这个环节从产业链里最不起眼的"苦力活"，硬生生变成了跟光刻机一样举足轻重的战略赛道。

要理解这件事，先要搞清楚两件事：封装到底是干什么的，以及"先进"二字到底先进在哪里。这篇博文不堆术语，我尽可能用大白话把这些概念讲透，顺便聊聊为什么玻璃基板最近成了热搜词。

1. 芯片封装到底在解决什么问题

1.1 一颗芯片诞生的最后一道工序

芯片的诞生可以粗暴分为三阶段：设计、制造、封装测试。前两步大家听得最多——设计有海思、高通、英伟达，制造有台积电、三星、中芯国际。封装测试呢？大多数人叫不上来一家公司的名字。

但真实情况是，一颗芯片从晶圆厂下线时，它只是一块布满几百颗裸片（Die）的晶圆。每颗裸片尺寸可能只有几毫米见方，厚度不到一毫米，上面的电路结构精密到以纳米为单位。这时候的芯片极度脆弱，直接拿手一碰可能就碎了，更别说装进手机里通电运行。

封装要干的事，就是把这些裸片从晶圆上切下来，给它们建立信号输入输出的通道，把电源接进去，把热量导出来，再用外壳保护起来。听起来像给芯片盖了间房子，但难点在于：这个"房子"必须窄到毫米级甚至微米级，同时承担的电流和信号频率越来越高。

1.2 封装的四大基础功能，少一个都开不了机

我把封装的基础功能拆成四块，这四块在任何一本封装教材里都能看到，但很多人其实没细想过它们各自的份量：

• 机械支撑：芯片本身是硅片，脆、薄、易碎。封装体要给芯片一个物理骨架，让它能焊接到电路板上，搬运、跌落、温度变化时不至于损坏。
• 电气连接：芯片要和外部世界通信。每一个晶体管处理完的信号都要通过金属引线、基板走线、焊球，传到电路板上的其他器件里。这条路径上每一段都有电阻、电容、电感寄生效应。
• 散热通路：芯片工作时发热，尤其高性能计算芯片，热流密度高得吓人。封装材料、散热盖、导热介质的组合决定了热量的导出效率。
• 环境保护：芯片电路裸露在空气中会被氧化、受潮、被污染。封装材料要把芯片密封起来，隔绝水汽和离子污染。

传统封装解决这四件事的方式很直接：用金属引线框架把芯片上的铝垫和外界引脚连起来，再用环氧树脂塑封料包住。引脚间距从早期的2.54毫米一路缩到0.4毫米，但物理极限很快到了——引脚只能分布在芯片四周，数量上不去，信号频率一高，引线电感就会扭曲信号波形。

1.3 封装不是在"装壳"，而是在给芯片续命

我个人的理解是：封装本质上是芯片和系统之间的"翻译官"。芯片里的晶体管用纳米级线宽在运转，电路板上走线的间距是微米级甚至毫米级，这两头之间需要一个过渡结构把成百上千个I/O 口精确地引出来。

当一块芯片只有几十个引脚时，这个翻译工作很简单；当一块AI加速芯片需要上万个I/O同时跟高带宽内存通信时，翻译的难度和成本就完全不同了——这就是先进封装登场的底层逻辑。

所以，不要小看封装这个环节。先进封装不是"把封装做得更小"，而是整个半导体行业在摩尔定律逼近物理极限时，换了一条路继续提升系统性能。

2. 传统封装与先进封装的分水岭到底在哪

2.1 传统封装的核心逻辑：保护优先，连接能通就行

传统封装技术早年间有DIP（双列直插）、QFP（四方扁平）、SOP（小外形封装），这些封装有个共同特点：芯片通过引线键合（Wire Bonding）的方式，用细金线或铜线把芯片上的焊盘连到封装基板的引脚上。

引线键合长得像缝纫机走线，一根一根地连，速度有限、密度有限、路径也长。好处是成本低、工艺成熟、可靠性数据积累了几十年。坏处就是性能天花板非常明显。

以QFP为例，引脚间距最小能压到0.3毫米左右，极限引脚数大约在300到400根之间。当芯片I/O数量超过这个值，厂商就得换BGA（球栅阵列）封装，把引脚变成芯片底部的焊球阵列，通过基板内部走线把信号扇出。

但这里有个关键点：无论是QFP还是BGA，芯片内部的晶体管和外部系统的连接密度，存在一个数量级的断层。芯片内部走线间距是纳米级，封装基板走线间距是微米级。传统封装用一根根引线把这个断层勉强缝起来，但带宽、功耗、信号完整性都没法兼顾。

2.2 先进封装不是一门技术，而是一组思路

先进封装没有唯一的官方定义，行业里比较认同的说法是：凡是在传统封装基础上，通过提升互连密度、缩短互连路径、实现多芯片集成，从而系统性提升芯片性能的封装方案，都可以叫先进封装。

这个定义拆开看有三层含义:

• 互连密度大幅提升：从引线键合的几十微米间距，做到倒装芯片（Flip Chip）的几十微米凸点间距，再做2.5D/3D封装的微米级硅通孔（TSV）。
• 从单一芯片封装走向多芯片集成：一颗封装体里可能放着CPU、GPU、内存、电源管理芯片、射频芯片，甚至光学模块。
• 设计和封装深度耦合：以前是先设计芯片再选封装，现在是先规划系统架构，再把功能拆成多个小芯片，用封装来"拼"出系统性能。

为了更好理解，我画了一条技术演进线对比不同阶段的代表技术和核心特征：

2.3 分水岭不在技术工艺，而在设计范式

很多人喜欢用"有没有用TSV"来划分传统和先进，其实这个标准并不全面。有些扇出型封装根本不用TSV，照样算先进封装；有些BGA用了很复杂的叠层基板，但它仍然是传统封装。

我倾向于这样划分：传统封装把芯片当作一个独立的成品，封装只是给它加个外壳；先进封装把多个芯片当作可以灵活组合的"乐高积木"，用封装技术把它们拼成一套系统。

所以分水岭的本质是设计范式的变化——从"芯片决定一切、封装负责实现"变成"封装方案决定系统性能、芯片设计反过来要适配封装"。这就是为什么现在芯片设计公司开始深度介入封装方案，而不是像以前一样把封装交给OSAT（外包封测厂商）就不管了。

3. 先进封装四大技术路线逐个拆解

3.1 2.5D封装：让芯片和内存做邻居

2.5D封装是目前AI芯片领域最炙手可热的技术路线，典型代表是台积电的CoWoS，全称Chip on Wafer on Substrate。名字拗口，但原理不复杂。

传统方案里，GPU和HBM内存是独立的芯片，装在PCB板上通过板级走线通信。问题是PCB走线又长又粗，带宽上不去，延迟也大。2.5D封装的思路很直接：在封装基板上面再加一层硅中介层，GPU和HBM都装在这层硅中介层上，由中介层内部密密麻麻的微米级铜线直接连通信。

这里要特别提一下硅中介层的工艺：它本身就是一片硅晶圆，上面通过光刻和电镀工艺做出高密度的RDL再分布层，同时打穿硅片做出TSV（硅通孔）用于垂直导电。硅的优点在于它和芯片的材料完全一致，热膨胀系数匹配，可以做极细的线路。HBM内存之所以能以每秒上TB的速度跟GPU通信，靠的就是这层硅中介层上的超短走线。

CoWoS这个名字里其实包含了三个工艺环节：先把芯片放到硅中介层上（Chip on Wafer），再把整个中介层组件安装到有机基板上（on Substrate）。现在CoWoS产能直接决定了英伟达AI加速卡的发货速度，其紧缺程度甚至超过了晶圆制造产能。

3.2 3D堆叠封装：把芯片盖成楼房

2.5D是把芯片平铺开，利用面积换带宽。3D堆叠则是把芯片上下罗起来，利用高度换密度和带宽。

核心工艺是TSV——硅通孔。在芯片内部打出一排直径只有几微米到几十微米的孔洞，填上铜等导电材料，让上下两层芯片的信号直接穿通。配合微凸点和混合键合技术，两层芯片之间的连接距离可以做到微米级。

最典型的3D堆叠产品是HBM内存。HBM本质上是把多颗DRAM芯片叠在一起，靠TSV串联，再用2.5D的方式摆在GPU旁边。DRAM芯片本身不需要太高的计算能力，但对带宽和数据吞吐要求极高，堆叠刚好解决了这个问题。

3D封装还有一个重要方向是逻辑芯片堆叠，比如英特尔的Foveros和台积电的SoIC。把CPU逻辑和缓存堆在一起，理论上能大幅缩短数据通路，减少功耗。但目前逻辑堆叠的散热和良率挑战依然很大——芯片内部的热量密集到一定程度，散热路径不解决，性能反而会打折扣。

3.3 扇出型封装：摆脱基板，直接在晶圆上长线路

扇出型封装（Fan-Out）走了一条完全不同的路：它把传统封装里的有机基板整个去掉，直接在一片重构晶圆上重新布线。

工艺过程大致是这样的：先把切割好的裸片重新排列嵌入在环氧树脂塑封料里，组成一片像晶圆一样的"重构晶圆"。然后在重构晶圆表面通过光刻、电镀工艺做出精细的RDL走线层，再制作焊球凸点，最后切割成单颗封装体。因为走线可以直接在裸片边缘往外"扇出"，所以引脚密度可以做得比传统BGA高得多。

扇出型封装的好处是封装体更薄、电性能更好、散热路径更短，而且不需要昂贵的BT基板或ABF基板材料。缺点是RDL工艺和晶圆级制造设备的投入很大，小批量的成本并不划算。目前量产最成熟的场景是手机处理器、电源管理芯片、射频前端芯片——单颗封装不大，但出货量巨大。

3.4 SiP系统级封装与Chiplet设计：封装里拼装整个系统

SiP（System in Package）的历史比很多人想象的更早。手机里的射频模组、Wi-Fi模组、蓝牙模组，好多年前就是SiP了——把射频收发器、滤波器、功放、匹配网络集成在一个封装体内，外面留几个引脚给主板用。

SiP的意义在于它可以在封装级完成异构集成：不同工艺节点的芯片、不同材料的器件（硅、砷化镓、陶瓷、MEMS）都可以拼在一起。这一点特别重要，因为在单一芯片上集成所有功能，成本和技术路线都会越来越走不通。

Chiplet（芯粒）可以看作是SiP设计理念的延伸和升级。它不是一个具体的封装技术，而是一种设计方法论：把一个大型SoC拆解成多个功能明确的小芯片，各自用合适工艺制造，再通过先进封装技术组合回一个系统。这样做的好处是良率更高、灵活性更强、还可以混用不同代工厂工艺，比如CPU核心用4nm，I/O模块用14nm，各取所需。

没有先进封装技术把这些Chiplet高速互连起来，Chiplet设计只是纸上谈兵。所以很多芯片公司现在对封装的态度已经从"外包的辅助环节"转变为"核心战略部门"。

3.5 技术路线对比：没有最优，只有最合适

其实以上的技术路线并不是互斥的。当下的高端产品经常是2.5D+3D的混合结构，比如英伟达的H100就同时用了CoWoS 2.5D封装和HBM里的3D堆叠。封装方案的边界越来越模糊，对工程师的综合能力要求也越来越高。

4. 玻璃基板为什么会成为热搜词

4.1 有机基板撞上了物理天花板

先进封装越玩越复杂，芯片尺寸越来越大，I/O密度越来越高，传统封装基板开始不堪重负。

现在的先进封装基板主要是有机材料，最主流的是ABF载板，由味之素生产的ABF薄膜配合铜箔压合成。ABF载板能做到微米级线路，但它的材料特性有天然天花板：表面平整度不够，线宽线距做不细；热膨胀系数和硅芯片不匹配，大尺寸封装下翘曲严重；而且随着AI芯片面积逼近甚至超过800平方毫米，有机基板的尺寸稳定性和机械强度越来越令人头疼。

行业里其实一直在找替代方案。有人做硅基板，性能很好但成本太高，大面积使用不现实。有人做陶瓷基板，高频特性不错但工艺不够灵活。而玻璃基板，恰好踩在了性能和成本的平衡点上。

4.2 玻璃基板到底强在哪里

玻璃基板不是指拿玻璃芯片外壳，而是指用玻璃代替有机材料作为封装基板的介质层。基板上通过激光钻孔、电镀填充等工艺形成垂直导电通道（TGV，玻璃通孔）和表面线路。

玻璃基板的优势有几个非常硬核的点：

• 介电常数低，高频信号损耗小。这对5G/毫米波通信、光模块、高性能计算越来越重要。
• 表面平整度和厚度均匀性远超有机基板。这意味着可以在玻璃上做非常精细的线路，线宽线距能推进到5微米以下，有机ABF载板通常止步于10微米左右。
• 热膨胀系数可以调节。通过调整玻璃配方，让它和硅芯片的热膨胀系数尽量匹配，大尺寸多芯片封装的翘曲问题能得到明显改善。
• 大面积制造潜力大。面板显示产业成熟的玻璃加工能力可以迁引过来，理论上支持更大尺寸的封装基板，能放下更多芯片。

正因为这些优势，英特尔从几年前就开始力推玻璃基板，2018年谷歌AI TPU疯狂扩产时就有消息传出谷歌在关注玻璃基板。2023年英特尔公开发布了用于先进封装的玻璃基板技术，直接把这个词的热度拉起来了。

4.3 玻璃基板的软肋：理想很丰满，量产很骨感

不过，玻璃基板离大规模量产还有不短的距离。最核心的技术难点在于：玻璃本身不导电，要在玻璃上打出成千上万个微米级的盲孔，填满铜，再保证金属层和玻璃的附着力足够可靠，这本身就是一个从材料到设备的系统工程。

具体来说有几个坎：

• TGV钻孔效率低、成本高。玻璃是硬脆材料，激光钻孔过程中容易出现微裂纹和碎屑，质量控制比在有机材料上困难得多。
• 金属种子层附着力不足。铜和玻璃的界面结合力天然偏弱，需要额外的表面处理或种子层方案，但这会引入新的工艺变量。
• 玻璃破碎风险。在大尺寸晶圆级加工过程中，任何微小的应力集中都可能导致整片玻璃碎裂，良率挑战很大。
• 生态链不成熟。有机基板有几十年的材料、设备、工艺、测试积累，玻璃基板很多环节还是空白，需要从零搭建。

所以我的判断是，玻璃基板是先进封装的一个明确的长期方向，但至少未来三到五年，它更多会先用在高端数据中心、光通信、射频等小众高价值的应用场景里，全面替代ABF载板还不太现实。

4.4 为什么这个热搜跟你也有关系

你可能觉得玻璃基板跟自己八竿子打不着，但它背后的趋势其实影响每一个人：当芯片互连密度和系统性能不再只靠光刻机精进，封装技术就成了决定电子产品迭代速度的关键变量。今天你手机里的芯片越来越贵、AI服务器越来越紧俏，背后很大程度是封装产能和封装技术突破在卡着节奏。

对从业者来说，这波趋势意味着信号完整性、翘曲力学、热管理、材料学这些"传统封装的边角料"正在变成核心技术岗位的必备技能。对非技术背景的读者，理解先进封装的发展逻辑，也有助于判断半导体行业未来的投资和就业机会在哪。

5. 产业格局：谁在主导先进封装

5.1 台积电：用CoWoS重新定义了封装的位置

如果把先进封装产业格局看一遍，台积电是最绕不开的一个角色。它本来是一家纯晶圆代工厂，如今却是全球先进封装产能最大的供应商之一。台积电在2023年的财报说明里开始专门披露封装业务的营收数据，CoWoS产能的扩张速度直接关系到AI芯片行业的供货节奏。

台积电的优势在于：它能把芯片制造和先进封装打通成一条龙服务。从晶圆工艺、设计支持到封装测试，客户只需要对接一家工厂。这种模式的壁垒极大，因为封装方案的微调往往需要同步修改芯片布局，只有跟晶圆制造紧密结合才能做到。

5.2 OSAT阵营：封测外包厂的转型压力

日月光、安靠、长电科技、通富微电这些传统OSAT（外包封测厂）面对的则是另一套局面。它们不做晶圆制造，只接封装测试订单。在传统封装时代，OSAT拥有成本优势和工艺积累，活得相当滋润。

但先进封装时代，很多封装工艺在晶圆制造厂里同场完成，订单流的重心开始向IDM和Foundry迁移。OSAT阵营的应对策略各不相同：

• 日月光并购了矽品，一方面做传统的打线/覆晶封装，一方面大力发展Fan-Out和SiP。
• 安靠在欧美市场深耕，先进封装技术积累很深，尤其在高密度中阶封装上有不少布局。
• 长电科技通过与高通、华为海思等大客户的深度绑定，在Fan-Out和SiP上有规模化产线。
• 通富微电与AMD深度绑定，承接了AMD在2.5D封装上的大量产能需求。

但不可否认的是，当封装方案和芯片设计绑定得越来越紧，OSAT的定位正在从"来料加工"向"参与前端设计"艰难转型。

5.3 设备与材料：真正的隐形暴利环节

先进封装的火热，受益最大的不只是封装厂，还有上游设备和材料厂商。做TSV需要刻蚀机、电镀设备、CMP设备；做RDL需要光刻机、涂胶显影设备；做临时键合/解键合需要专用的激光设备；材料端更是百花齐放——塑封料、底填胶、光敏聚酰亚胺、铜柱凸点电镀液、ABF膜、玻璃基板、载板材料，每一个细分品类全球能打的供应商一只手数得过来。

这其实是理解先进封装产业的关键：先进封装不是单一技术的突破，而是一条庞大的材料-设备-工艺-设计链条的共同演进。任何一环卡住，整个产业都会减速。

5.4 市场供需与产能瓶颈

先进封装的增速有多快？行业普遍预期它将以每年10%以上的速度增长，远超传统封装的个位数增速。AI和高性能计算是最大的需求引擎，一颗AI加速卡芯片的面积接近极限，需要更多的HBM内存、更大的封装基板和更多的CoWoS产能。

这也带来了一个有趣的局面：先进封装产能的高投入、长周期，决定了它不是有钱就能立刻扩产的生意。新产线建设周期往往在两年以上，设备交付周期也不短，短期内产能还会继续紧张。对于芯片设计公司来说，锁定封装产能变得和锁定晶圆产能一样重要。

5.5 各家技术路线的差异化选择

技术路线之间没有绝对的高下之分，更多取决于产品形态和客户需求。2.5D适合大芯片+高带宽内存的组合，Fan-Out适合轻薄便携的场景，3D堆叠适合追求极致密度的存储类产品，桥接技术则适合CPU/GPU大芯片的灵活互连。

6. 给入行者和硬件爱好者的几句实在话

6.1 先进封装不是名词竞赛，理解了原理才是根本

很多初学者容易陷入名词沼泽：CoWoS、InFO、SoIC、Foveros、EMIB、TSV、RDL、混合键合……一天记十个缩写，过两天全忘了。

我的建议是，先花一晚上把从传统封装到先进封装的演进逻辑捋顺：互连密度从毫米级到微米级再到亚微米级，芯片之间通信的带宽、延迟、功耗是怎么一步步改善的，然后所有技术名词本质上都是"在某个环节解决一个具体问题"的方案。理解了需求，再看技术方案，就会发现它们其实很有逻辑，不怎么需要死记硬背。

6.2 三个最基本的判断标尺

我平时判断一项先进封装技术到底成不成熟，只看三个标尺：是否有大规模量产产品在市场上出货、良率是否站得住脚、成本是否接近传统方案的合理溢价区间。

如果一个技术讲了十年，市面上却看不到搭载它的消费级产品，那说明它一定有某些核心短板还没解决。反过来，像CoWoS和Fan-Out这样已经在大量产品里量产的方案，技术可行性已经是事实，接下来拼的就是成本和产能。

先进封装领域很容易出现"实验室里什么都好、一上产线就翻车"的情况。这和晶圆制造一样，工艺窗口稍纵即逝，一个参数漂移就能让整个批次的良率崩盘。所以业内人聊先进封装时，聊得最多的词不是Performance（性能），而是Yield（良率）、Warpage（翘曲）和Cost（成本）。

6.3 热、力、材、电，四项基本功别丢

先进封装是典型的跨界交叉学科，一个做封装设计的工程师，既要懂电路信号完整性，又要懂芯片颗粒度散热，还要懂材料应力应变。很多人以为封装就是个"手艺活"，其实它需要扎实的物理功底。

如果你想往先进封装方向深耕，我的建议是重点补四块知识：热管理（芯片散热路径设计）、力学（应力翘曲仿真）、材料学（基板、塑封料、凸点材料特性）、电学（信号完整性、电源完整性）。这四项不一定全部精通，但至少要能跟对应方向的专家对话。

6.4 多关注系统层面，别只盯着某个工艺

先进封装发展到今天，系统级设计的权重越来越高。一块GPU放进封装体里，需要考虑的不只是I/O怎么连，还有供电网络怎么分布、热应力怎么平衡、测试路径怎么预留、可靠性怎么验证、成本怎么控制。只盯着刻蚀一个孔、镀一层膜的工艺细节，反而会失去大局观。

我自己的体会是，做先进封装项目，最怕的就是把芯片设计、封装设计、系统设计当成三个独立环节。实际上从项目立项一开始，芯片架构师、封装工程师和系统硬件工程师就应该坐在一起讨论取舍。谁先在系统级达成共识，谁的项目就能少走弯路。

6.5 保持对新材料的敏感度

玻璃基板的热度不是偶然，它印证了一个重要趋势：先进封装的迭代越来越依赖材料创新。过去封装材料几十年不怎么变，如今每隔几年就有新材料冒出来——更强性能的塑封料、更低介电常数的介质膜、更稳定的金属互联材料。

所以我建议无论是做研发的工程师还是做投资分析的朋友，都保持对材料端动态的关注。先进封装下一个技术拐点，很可能不是某个工艺的突破，而是某种新材料的成熟。玻璃基板只是一个开始，未来一定会有更多"不该出现在封装里的材料"以出人意料的方式进入封装环节。

说实话，我入行那会儿，封装在半导体产业链里是出了名的"苦脏累"环节，薪资待遇和关注度都排不上号。这几年风水轮流转，先进封装成了芯片性能继续突破的关键底座，连带着做封装工艺、封装设计、封装材料的人才都成了香饽饽。

但热度是一回事，能不能真正沉淀下来做事是另一回事。先进封装要想大规模落地，光靠概念和热度远远不够，良率、成本、可靠性、供应链，每一关都需要脚踏实地的积累。

如果你正在考虑进入这个方向，我的建议很简单：先把基础打牢，然后盯紧那些量产的先进封装产品，拆解它们的方案逻辑，比盲目追新概念有价值得多。