1. 需求澄清与总体设计思路
做嵌入式硬件这行久了，我发现一个特别常见的现象：很多新手拿到项目需求后，第一反应就是打开EDA工具开始画原理图，恨不得当天就把器件摆上去、把网络连起来。但真正在项目里走过几轮的人都知道，原理图只是整个开发流程中的一个环节，甚至不是最关键的环节。真正决定一块板子成败的，是在画原理图之前那段时间里，需求定义和总体设计做得够不够扎实。
以最常见的STM32F103C8T6最小系统板为例，表面上看起来就是一个芯片、一颗晶振、几个电容电阻，加上排针引出来，似乎简单得不能再简单。但你要是深挖一层就会发现，任何一个细节没想清楚，都会在后面的环节被放大。比如Boot模式怎么设置、复位电路的时间常数选多少、VDD引脚上的去耦电容该怎么分布、SWD调试接口要留几个引脚、USB如果要供电是走DP还是DM……这些问题在项目启动第一天就定下来，和画到一半再返工，时间成本完全是两个数量级。
所以我的习惯是，任何硬件项目都从一份“功能需求清单”开始。这份清单不追求格式好看，但必须回答几个问题：第一，这个设备要达到什么功能指标？第二，使用环境是什么样的，温度范围、湿度、振动、电磁干扰？第三，供电从哪里来，电池、USB、还是外部电源模块？第四，有哪些对外接口，串口、SPI、I2C、CAN、以太网、USB？第五，成本敏感度如何，工业级还是消费级？第六，尺寸和安装方式有没有限制？这些问题没有标准答案，但它们的答案直接决定了后面每一个设计决策的方向。
完成需求清单之后，我会做一个“系统功能框图”。这个框图不需要用专业工具画得多漂亮，一张白纸、一支笔就能搞定。核心是把整块板子的功能模块拆开：主控芯片、电源管理、时钟系统、复位系统、调试接口、存储扩展、外围传感器、通讯模块、人机交互等，一层一层拆到每个模块对应具体的器件或者电路。在STM32F103C8T6最小系统板这个例子里，系统框图大概就是：3.3V电源模块（LDO或DC-DC）、晶振与RTC时钟、复位电路、SWD接口、BOOT选择、LED指示灯、以及把GPIO全引出的排针阵列。
这个步骤很多初学者觉得多余，但实际项目里，系统框图是解决“多人在同一块板子上协作”和“后期产品升级迭代”的关键。它让你在画原理图之前，就完成了一次低成本的逻辑推演。比如供电能力够不够、引脚冲突不冲突、接口是否冗余，在框图阶段发现问题的代价几乎为零，到了PCB布线的阶段再去改，代价可能是重新来一遍。另外，框图还能帮你在网上搜元器件的时候有的放矢——比如你确定要用DC-DC电源方案，那么TPS5430还是MP1584，搜起来心里就有数。
芯片选型这部分，我的经验是三步走。第一步，根据功能需求锁定候选型号区间，比如需要Cortex-M3内核、64KB Flash、20KB SRAM、多种通信外设，那么STM32F103C8T6基本上是个绕不开的选项。第二步，去厂商官网或者DataSheet确认电气参数，重点关注工作电压范围、最大时钟频率、IO口驱动能力、ADC位数与通道数、通信外设类型与数量、封装类型与尺寸、工作温度范围。第三步，查库存和交期，这一条在2024年之后的供应链环境下尤其重要，芯片再合适，买不到货就是零。这个流程做完，芯片选型的依据就从“感觉能用”变成了“确实匹配”。
2. 原理图设计：从器件到电路的落地与检查
原理图设计是整个硬件开发流程里内容最多、也最能体现工程师基本功的环节。很多人觉得原理图就是把芯片的引脚连接起来，无非是DataSheet上都写清楚了，照着画就行。真做了几年就会明白，同样的芯片、同样的功能，不同工程师画出来的原理图，在可维护性、可制造性、电磁兼容性上可能会有天壤之别。原理图上的每一根线、每一个标注，本质上都是在向“后来者”传递你的设计意图。
2.1 器件选型与库管理：原理图的基础是封装的准确性
画原理图之前，先把所有用到的器件列一个清单，这个做法能帮你省掉后面至少一半的麻烦。以STM32F103C8T6最小系统板的BOM为例，大致是：主控芯片STM32F103C8T6（LQFP48封装）、8MHz无源晶振、两颗20pF负载电容、一颗10K启动电阻、100nF去耦电容若干、10uF和100uF钽电容各一到两颗、复位按键、AMS1117-3.3线性稳压器、两个LED和限流电阻、SWD排针、排母若干。这个清单看起来简单，但每一个器件都要确认三样东西：原理图符号对不对、PCB封装对不对、参数标注清不清楚。
我的习惯是，库里面的元件用之前必须自己核对一遍原理图符号的引脚编号和DataSheet上是否一致。听起来很笨，但踩过一次坑就知道有多重要。之前我在一个项目里用到一颗LDO，库里的原理图符号引脚顺序和实际芯片引脚完全对不上，画的时候没注意，导到PCB阶段才发现封装和符号之间是错位的，结果板子打样回来焊上去纹丝不动，只能飞线改。从那以后，我给自己立了一个规矩：任何新的关键器件，原理图符号必须亲手根据DataSheet核对，封装必须用IPC标准封装或者厂商推荐的封装，宁可不嫌麻烦。
另外，库管理还有一个长期价值——规范化的CIS库或者本地封装库，能让你后面10年画板子的效率直线上升。今天建的STM32F103C8T6封装，明天做另一个项目可能还要用；今天核对过的AMS1117符号，下一个板子也会用到。库里的器件越全，新项目启动的边际成本就越低。这也是为什么很多硬件团队坚持投入人力维护器件库，而不是每次都用临时画的封装。
2.2 原理图绘制技巧：模块化布局与清晰标注
原理图绘制最忌讳的事情，就是把所有器件堆在一张A4幅面的图纸上，网络密密麻麻，连自己都看不懂。更合理的做法是按功能模块分块绘制，一个模块放一块区域，模块之间的连接用网络标签或者离图连接符表示。以最小系统板为例，我可以把图纸分成这么几个区域：左上角放主控芯片和它的去耦电容，右上角放时钟电路，左下角放电源电路，右下角放复位、BOOT、LED和外部接口。每个模块外面用虚线框圈起来，旁边写清楚这个模块的功能说明。
这样做有三个实打实的好处。第一，评审的时候效率高，硬件负责人一眼就能看出来每个模块的设计思路是不是对的。第二，排查问题的时候方便，哪块电路出毛病了，直接定位到对应区域，不用满图纸找网络。第三，参考复用价值高，你半年后回来看这张图，或者团队里的新人接手这张图，都能快速理解当初的设计意图。
元器件位号的命名也有讲究。我习惯把位号按功能分区编号——电源电路的电阻编成R1xx系列，主控周边的电容编成C1xx系列，时钟相关的器件编成Y1xx系列，接口保护器件编成D1xx系列，如此类推。这样做的价值在PCB焊接调试阶段体现得最充分——BOM表和位号的对应关系清清楚楚，贴片机编程、手焊找器件、维修排查都能省下大量时间。另外，原理图上每个网络都要有清晰的网络标签，比如3V3、GND、VCC_MCU、NRST、BOOT0、SWD_IO，严禁用默认的NetLabel1这种毫无语义的命名。
画原理图的过程中，还有一个新手最容易忽略的地方：电源和地的连接方式。很多人画完一个芯片就往电源网络上扔一个电源符号，看似没问题，但整板的电流路径到底怎么走的，完全没概念。我建议，重要的电源走线（比如主供电路径、大电流路径）在原理图里用加粗的高亮线或者专门的电源网络标注出来，并且用多层电源平面去承接大电流需求，这些到PCB阶段再补救就非常被动了。
2.3 原理图检查与DRC：评审不是走形式
原理图画完，接下来的环节是原理图审查与电气规则检查（ERC）。这个环节是原理图质量的最后一道关卡，但现实中经常被敷衍。我见过不少工程师，ERC报了一堆错，看都不看就点Ignore，然后板子打回来焊接后才发现某个网络根本连不上。这里我列几个我在项目里严格检查的要点。
先看ERC报错。AD或立创EDA的ERC会检查Single Net、悬空引脚、输出短路等电气规则问题。Single Net通常是遗漏网络连接最直接的提示，务必逐条确认。悬空引脚要看是有意悬空（比如未用的IO口）还是漏连了。输出短路是最严重的，特别是电源网络有短路的情况下，必须立刻修复。
再看引脚连接的正确性。尤其是电源芯片，输入输出千万别接反；主控芯片的电源引脚、地引脚要逐一确认；晶振引脚是否能正常起振；复位引脚是低有效还是高有效，是否有上拉或下拉电阻匹配。
最后看信号完整性和负载能力。关键是检查芯片每个引脚的负载是否在规格书范围内，信号线上有没有电阻分压、电平转换需求之类的隐患。比如5V单片机（如STC89C52RC）和3.3V外设（如DHT11温湿度传感器）之间，到底是直接接还是需要电平转换电路，在原理图阶段就必须明确。
检查完成后，我会做一次评审，通常是把PCB工程师和软件工程师都拉进来一起过一遍。硬件工程师看电路合理性，PCB工程师看布局布线的可行性，软件工程师看引脚分配是否符合软件逻辑。这个评审看起来费时间，但在原理图阶段暴露问题并修复，成本是最低的。有一次我在评审时发现，某个项目的串口引脚在软件里被配置成了RTS/CTS硬件流控模式，而原理图里只连接了TXD和RXD两根线，如果没被发现，软件调试时必然出现通讯超时，排查好久都找不到原因。这类问题，往往只有在多方评审时才能暴露。
3. PCB设计：从原理图到版图的转化之路
原理图阶段完成，进入PCB设计阶段，整个项目里最考验耐心和细节的战役正式打响。很多工程师在这个阶段容易掉进一个陷阱：急着把元器件从原理图导入到PCB，然后就开始摆放、拉线，恨不得当天就把板子发出去打样。但PCB设计里，布局和布线的合理与否，直接决定了这块板子的电气性能、热性能、可制造性和可靠性。我见到过太多原理图“天衣无缝”、PCB却一塌糊涂的案例，画出来的板子要么噪声大，要么发热严重，要么量产时不良率居高不下。
3.1 层叠结构与叠层设计：从双面板到四层板的选择
层叠选择是PCB设计的起点。对STM32F103C8T6这类复杂程度不高的板子来说，双面板基本够用，而且成本低、打样周期短。但如果项目里有高速信号（比如DDR4、以太网、USB3.0）、高精度模拟电路（比如AD7606这类16位ADC的采集板）、或者大规模BGA封装芯片，那就需要认真考虑四层板甚至六层板了。
双面板的常规做法是顶层走信号和少量短电源线，底层走地线和其余信号线，电源走线尽可能粗。四层板的经典叠层是TOP（信号）- GND（完整地平面）- POWER（电源平面）- BOTTOM（信号），这种结构的优势是信号层和地层紧密耦合，回流路径短，电磁干扰小。我在做DDR4这类高速板时，会优先考虑TOP-GND-POWER-BOTTOM这种叠层，如果还需要更好的串扰隔离，就上六层板：TOP-GND-内部信号层1-POWER-内部信号层2-BOTTOM。
选择叠层的核心逻辑是：信号层必须靠近完整参考平面层，且参考平面不能被分割。比如你有一组高速信号走在了顶层的某个位置，那么它下方如果有完整的GND平面，信号的返回电流路径就是连续而稳定的；如果下方恰好被一个狭长的电源走线劈开，返回电流就得绕路，信号质量必定出问题。所以，布局布线之前，先把叠层结构定下来，并且给每个信号网络分配好参考平面，是PCB设计的头等大事。
3.2 布局规则：先核心后外围，模块化摆放
PCB布局是门手艺活，但也有一些基本原则可以被总结和固化。我的布局习惯是“先核心、后外围、留通道”。核心器件（主控芯片、电源模块、连接器）先摆到大致合理的位置，再围绕它们摆放外围元器件，最后根据布局情况规划信号走线的通道。
以STM32F103C8T6最小系统板为例，整个布局的思路大概是这样的：主控芯片放在板子中心偏一侧的位置，方便四周走线和排针引出；电源电路（AMS1117、输入输出电容）放在靠近板边、远离模拟信号区域的地方，因为电源模块有开关噪声，要防止它干扰敏感信号；晶振和负载电容尽量靠近主控芯片的OSC引脚，走线要短而直，远离其他高速信号线；复位按键放在板边方便按到的位置；SWD调试接口放在板边，方便编程器插接；LED指示灯按功能分组放在对应功能模块附近。
布局过程中，有几个细节特别容易出问题。第一，去耦电容的位置。每个电源引脚旁的去耦电容，要尽可能靠近对应的VDD引脚，最好在1mm以内，且从电容到电源引脚、到过孔、到地平面的路径要形成最短环路，否则高频退耦效果大打折扣。第二，晶振下面不要走别的信号线，尤其是数字信号线，否则会干扰时钟的纯净度。第三，电源模块的散热。LCM和DC-DC的功率管如果散热面积不够，热起来非常棘手，布局时就要想着在电源芯片的散热焊盘下面多打散热过孔，把热量导到背面的大面积铜皮上。第四，连接器和接线端子的方向要和外壳、装配方向匹配，避免后期装不进壳子的尴尬。
3.3 布线策略与信号完整性：规则优先级决定成败
布线是PCB设计里工作量最大、最需要耐心的一步。很多新手一开始拉线就兴奋，各种扇出走线、各种过孔盲打，结果拉到一半发现没通道了，然后开始割地、绕线，把板子搞得一塌糊涂。布线的核心是“先规划，后执行”，而且是分层级的规划。
第一步，先定约束规则。在PCB设计软件里把间距、线宽、过孔大小、走线长度上限等规则按网络类别设置好。电源网络线宽尽量大，比如≥20mil；普通信号线10mil左右；差分信号按阻抗要求（比如90Ω差分线）设置线宽和间距。这个规则设置环节很关键，因为布线过程中一旦出现Design Rule Check（DRC）报错，你能马上区分哪些是硬性错误、哪些是警告，避免把不该违规的变成了违规，把该违规的给忽略了。
第二步，先布重要网络。优先级是：电源网络 → 高速信号（如果有）→ 时钟信号 → 敏感模拟信号 → 普通数字信号 → 地线。电源网络先布，是因为电源通路是整板生命线，及早确定它的走线和过孔位置，可以避免后面布线时和信号线抢通道。高速信号和时钟信号要在自己的走线层上尽量短、尽量直，少打过孔，少拐直角。地线最后处理，在双面板上通常用大面积铺铜的方式来实现，四层板则依靠完整的GND平面。
第三步，布线细节和经验积累。我总结了几个非常实用的经验：走线拐角尽量用45°角或圆弧，不要用90°直角，直角走线会导致信号反射和电磁辐射；关键信号线相邻层不要平行走太久，避免串扰；模拟地和数字地如果在原理图里没分开，PCB里也不需要强行分割，反倒可能因为分割出窄桥而引入新问题；电源走线尽量避免长距离细走线，关键路径上如果电流大，可以开窗加锡或用铜皮加宽；过孔不要打在焊盘正中间，容易漏锡导致虚焊，要稍微偏移一点。
3.4 制造约束与DFM检查：别让板厂打回来的理由是低级问题
PCB布线完成，并不代表设计结束。还有一个被很多人忽略的环节是可制造性设计（DFM）检查。DFM检查的核心目标是确保你画的板子，工厂能用常规工艺做得出来，且能满足制程能力和良率要求。
以嘉立创这类常见打样工厂为例，我下单前通常会检查这么几项：最小线宽线距是否满足工厂能力（常规是6mil/6mil，高精密板需要另沟通）；最小过孔尺寸是否在工厂钻机能力范围内；焊盘到板边的距离是否满足拼版和V割的需求；板边有没有细小碎铜或直角槽，影响分板；丝印有没有覆盖焊盘，哪些字符会被擦除；工艺边留得够不够宽；多层板的阻抗有没有在文件里注明，需要板厂做阻抗匹配的必须提前说。
这些检查不是走形式，是实打实的钱和时间。有一次我发了一块板子，布局布线都做得很满意，结果忘了检查最小过孔，下单时工厂反馈说外径0.5mm过孔超出产线标准，需要加钱。好在只是打样阶段，多花点钱问题不大，但如果是量产阶段，整个供应链都要受影响。所以我现在下单前都会用DFM软件跑一遍，把线宽、过孔、间距、铜皮完整性、丝印标识全部检查一遍，确认无误之后再去下单。
4. PCB制造与文件输出：从设计到实物
原理图和PCB设计完成之后，就是从“数字设计”到“物理实物”的跨越，也就是PCB制造。这个环节表面上看起来是把设计文件交给工厂，然后坐等收货，但中间有不少事务性细节和对接技巧，处理不好就会出现“设计一时爽，制造两行泪”的局面。
4.1 输出制造文件：Gerber、BOM与坐标文件
和板厂对接的第一件事是输出制造文件。现在很多设计工具都支持一键生成Gerber文件，但我的建议是每次都要仔细检查生成选项，尤其是孔径层（Drill Drawing）、丝印层（Silkscreen）、阻焊层（Solder Mask）和装配层（Assembly）的包含关系。Gerber文件如果缺了某一层，工厂拿到的信息不完整，做出来的板子就和设计图不一致了。
以AD为例，输出Gerber的常规做法是：在制造输出里选择Gerber格式（如RS-274X），勾选需要的图层——顶层走线、底层走线、顶层丝印、底层丝印、顶层阻焊、底层阻焊、钻孔图、钻孔数据（Excellon格式），设定输出分辨率和单位，确认无误后生成。生成后，最好用免费的Gerber查看器（比如GerberLogix或者在线查看工具）打开预览一遍，看看图层对不对、孔径是不是都在、丝印有没有压到焊盘。这一步虽然多花几分钟，但能避免工厂拿到文件后因为缺层或错层返工，省下的时间远不止几分钟。
除了Gerber文件，下单时还需要提供BOM表和坐标文件。BOM表用于SMT贴片环节，需要列出每个料号的位号、器件型号、封装、数量、以及可替换料等信息；坐标文件（Pick and Place文件）用于贴片机编程，通常可以从PCB设计软件直接导出，包含每个元器件的位号、X/Y坐标、旋转角度和Top/Bottom层信息。这三份文件——Gerber、BOM、坐标文件——是交给板厂的基础资料，缺一不可。
4.2 下单参数与工艺要求：铜厚、表面处理和拼版
提交订单时，需要选择一系列的板材与工艺参数。这里面我单独提几项最容易影响成本和质量的参数。
第一是铜厚。常规板子的铜厚是1oz（约35微米），如果板子有大电流路径，建议局部加厚到2oz。但要注意，铜厚增加意味着线宽线距都要相应调整，否则蚀刻精度会下降。第二是表面处理。常用的有喷锡（HASL）、沉金（ENIG）、OSP等。喷锡成本低，适合常规消费品；沉金表面平整、抗氧化、适合焊接细间距器件，成本也更高；OSP环保但对存储和焊接工艺要求更高。如果是量产产品，表面处理的选择会影响单位成本，需要在设计阶段就定下来。第三是板材。FR4是绝大多数板子的默认选择，但如果工作环境温度特别高、或者有高频信号，可能要用到铝基板、罗杰斯板或者高Tg FR4，这些都要提前和板厂沟通确认。
还有一个细节是拼版和工艺边。小板子如果单块出货，贴片效率和成本都不划算，所以通常会拼版。拼版可以是V割（V-Cut）、邮票孔桥、或者无工艺边的空白板桥，具体看板子的外形和元器件的布局。拼版设计是否合理，直接影响后续SMT的效率和分板的良率。我的经验是，如果自己不熟悉拼版设计，可以下单时把单板说清楚，让板厂顺便帮你拼版，很多打样工厂都提供这个服务，省心还省钱。
4.3 打样与量产的质量确认
拿到打样回来的板子，先别急着焊接，正确顺序是先做目视检查。用放大镜或者微距相机看一遍板面，确认线路有没有断、过孔有没有堵、丝印有没有错位、阻焊是不是均匀覆盖。如果发现有明显的短路、开路或者工艺不良，第一时间拍照留证，然后联系板厂协商返工。这个步骤看起来简单，但在量产项目里尤其重要——一次返工件混入生产线，造成的成本远高于几块样板。
目视过后，再用万用表测一下几个关键网络的开短路。特别是电源网络和地网络之间，先确认有没有工艺性短路，再开始焊接。我曾经有一次拿到一块四层板，目视完全没问题，拿到万用表一测，3.3V网络对地才1.8欧，拆开检查发现是板厂在制作过孔时钻偏了，内层焊盘连到了地层。要是不做这一步直接上电，基本上就是芯片满天飞。
如果项目是量产级的，打完样还会有一个试产（PP）阶段。试产的目的不是验证设计，而是验证工艺和供应链——贴片机的贴装精度、回流焊的温度曲线、来料的一致性、生产的良率统计。这个过程需要硬件、生产、质量三个角色一起盯，任何一个环节出问题，都是在量产之前修正的最佳时机。
5. 焊接、调试与验证：从板子到功能实现
PCB制造回来只是一块“空板”，真正让它活过来的，是焊接和调试环节。这部分在外行看来不过是“把元件焊上去”，做这行的人都知道，硬件调试是发现问题最密集、也最考验耐心的阶段。
5.1 焊接准备与上电检查：先保证Safe to Power
拿到板子后，先别急着上电。我把这个环节叫“Safe to Power”检查，目标是确认在给板子通电之前，你从电气层面已经排除了可以排除的风险。流程是这样的：
第一步，目视检查和万用表短断路测量，这在前面已经提过，不再赘述。第二步，确认电源芯片的输入输出方向和电容极性。很多人第一次焊AMS1117的时候容易把输入输出搞反，一上电芯片直接烧掉，或者把钽电容的极性焊反，爆的时候动静还挺大。所以我会在焊接完成后，对电源区域的每个电容的极性再校一遍。第三步，在电源输入端串联一个限流电阻或者使用可编程电源的限流功能上电。比如设计电流是200mA，就把限流设成100mA，然后慢慢往上加。如果电流异常，立刻断电检查，不会烧坏整板。
这个“先加限流上电”的办法，我建议每个做硬件的人都养成习惯。它可以帮你低成本地区分“电源本身有没有短路”“电源路径上的器件有没有接错”这类低级问题，而不会因为一个LED极性焊反导致整个电源芯片冒烟。
5.2 最小系统验证：晶振、复位、Boot与调试接口
电源正常之后，就要开始验证最小系统了。这块内容在STM32F103C8T6这类板子上尤其典型，因为最小系统就是整个板子的“生命线”。
先测晶振。用示波器探头压在晶振的OSC_OUT引脚上，正常情况下应该能看到8MHz或者16MHz的正弦波或者方波，幅度和频率都要落在合理范围内。如果波形很小或者干脆没有，优先检查负载电容是否焊反、晶振是否虚焊，以及OSC引脚的对地寄生电容是否过大。这里有一个细节：示波器探头本身有约10-15pF的电容，测高频晶振时可能影响波形，所以测晶体的时候最好用有源探头或者把探头衰减倍数调到1:1以下来减少负载。
再测复位电路。用手动复位按键试试，示波器看NRST引脚的电平变化，按下去应该能拉到低电平，松开后恢复高电平，且复位时间常数符合设计要求。如果复位引脚一直拉不到高电平，检查上拉电阻是否焊接、复位电容是否太大。
接着是BOOT引脚。在STM32F103上，BOOT0和BOOT1的电平组合决定了启动模式。如果想从Flash启动，BOOT0应该接低电平；如果想从系统存储区启动（用于串口下载），BOOT0接高电平。最小系统板上通常会设计一个短路跳线或者拨码开关来切换。调试阶段我习惯把BOOT引脚引出排针，方便随时切换启动方式。
最后是调试接口。用ST-Link或者J-Link连接SWD的四根线（SWDIO、SWCLK、GND、VCC或者3V3），在IDE里尝试连接芯片。如果能识别到内核型号和芯片ID，那么最小系统基本算是通了。如果识别不到，优先检查SWDIO和SWCLK是不是接反了，NWRST和VCC是不是没有供电，以及接线是不是太长导致信号质量差。SWD接口在硬件调试中是最常用、最不可替代的调试通路，它不工作，后面的所有软件调试都无从谈起。
5.3 功能调试与整板验证：外设逐个点亮
最小系统验证通过之后，再逐个调试外围模块。以一个小项目为例，通常的顺序是：LED指示灯 → 按键输入 → 串口打印 → 传感器读取 → 通信接口验证。这个过程里，我习惯每验证一个模块就记录一次结果，并且把每一个“没有按预期工作”的异常现象都写下来。不要小看这个记录习惯，很多疑难杂症都是通过对比测试记录才定位到的，比如“LED A正常、LED B不亮”这种一句话的记录，往往就能让人想起是不是两个LED的限流电阻位号不对。
外设调试过程中，常见的问题包括：串口打印乱码（波特率不匹配或者时钟配置不对）、传感器读数异常（I2C地址错误、上拉电阻缺失、接线顺序不对）、电机不转（驱动芯片使能引脚没拉起来、PWM频率不对）。这些问题每个都能单独写一篇长文，但处理的核心思路是一致的：分层排查，从供电到时钟，从配置到数据，从AP到逻辑，逐层确认，绝不靠猜。
整板验证阶段，除了功能，还要关注温度和功耗。用热像仪或者手摸的方式，检查电源芯片、主控芯片和其他大功耗器件表面温度是否在合理范围。如果某个器件摸起来烫手，就要想想是不是工作模式没配置好、功耗超标，还是PCB散热设计有问题。功耗上，如果项目是电池供电的，还要测一下整板待机电流和工作电流，确保和设计估算的数据一致。
6. 实战心得：嵌入式硬件最容易踩的5个坑
最后分享几个我在实际项目里反复踩过、也反复帮别人排查过的坑。这些内容不属于教科书的正文，但比教科书实用得多。
第一个坑是芯片封装和原理图符号不匹配。这个话题前面提过，但因为它太常见、太致命，我再说一次。之前帮人看一块板子，电源正常、程序能烧录、串口打印正常，但就是有一路ADC电压采集读数不对。排查来排查去，最后发现是芯片的ADC引脚在原理图符号里和实际封装错位的引脚对应关系弄反了——原理图没问题，实际芯片的引脚物理位置不同，板子上的走线全部错位。从那以后，我的所有新器件库都严格要求原理图符号的引脚编号和DataSheet逐一对齐，哪怕多花十分钟，也绝不在丝印层面存侥幸。
第二个坑是电源设计不当。最小系统板看起来简单，但电源的纹波和噪声对ADC、射频等敏感模块影响很大。很多时候板子功能“看起来正常”，但运行时偶发复位、外界一碰就死机、信号偶尔跳动，根源都出在电源质量上。所以我画任何板子，电源都是优先考虑的部分——器件选型、拓扑、布局走线、退耦设计，都必须认真对待，绝不在电源上省成本。
第三个坑是布线时忽略回流路径。这个坑在双面板上尤其常见：信号线走完了，地线随便铺一铺，导致信号回流路径绕大弯。结果就是板子EMI超标，或者高速通信时好时坏。我在高速板设计里，总是优先保证关键信号的回流路径连续、短、且有参考平面，宁可多走一条地线，也不让信号回流绕远路。
第四个坑是忽略IPC焊盘设计规范。手工打样阶段，很多人直接用软件默认的焊盘，或者把焊盘做得偏大偏小。刚打样时感觉问题不大，但一旦进入量产，IPC标准焊盘尺寸对贴片良率的影响就非常明显了——钢网开孔、锡膏量、回流温度全部以焊盘设计为前提。所以我现在的习惯是，封装设计一律按IPC标准，或者参考厂商参考设计，绝不省这一步。
第五个坑是调试阶段的“想当然”。硬件调试时最怕的不是问题难，而是工程师带着“应该是这里有问题”的预判去排查，结果绕了一大圈还在原地打转。我的经验是，每一处异常都必须先找到确凿的证据——示波器波形、万用表读数、逻辑分析仪的时序——再下结论。没有证据只有猜测，宁可多花时间做测量，也不要在猜想里打转。
从原理图到PCB制造，再从焊接调试到功能验证，这个流程看起来很长，但是每一步都有自己的价值和规律。真正做过几年硬件的人都会同意，硬件开发既是一项技术工程，也是一项纪律工程——每一个环节的严谨程度，最终都会以某种形式在产品的性能和可靠性上体现出来。希望这篇分享能帮你把这条路看得更通透一些，也少走一些我踩过的弯路。
