基于Sentaurus TCAD的CMOS反相器混合模式瞬态仿真实践

1. 仿真目标与整体方案设计

1.1 为什么用TCAD仿真反相器结构

做半导体器件研究的人，多多少少都会遇到这样一个问题：手里有一颗新工艺的器件模型，或者正在评估某种新的栅极结构，想看看它在真实电路里到底能跑多快、翻转阈值在哪里。如果直接去流片，周期长、成本高，而且很多关键物理量在实测里压根测不到——比如沟道里的碰撞电离分布、栅氧化层里的陷阱电荷对阈值电压的微调影响。这时候TCAD仿真就是那个能把“物理本质”摊开给你看的工具。

Sentaurus TCAD跟SPICE类的电路仿真最大的区别在于，它不是把晶体管当成一个查表模型或者紧凑模型，而是直接求解半导体内部的泊松方程、载流子连续性方程和输运方程。也就是说，你给的不是一个“MOS管模型参数”，而是一堆“工艺步骤”和“物理结构”，比如栅氧化层厚度、沟道掺杂浓度、源漏注入能量和剂量，然后TCAD自己算出这个器件长什么样，再算它在不同偏置下的I-V、C-V特性。这就像是把器件从“黑盒”变成了“透明盒”。

而“反相器”这个目标又很有意思。单个MOS管的特性只能告诉你它自身好不好，但反相器是CMOS数字电路最基本的积木，它能告诉你两个器件匹配起来之后，整个门的翻转电压、噪声容限、传播延时是否合理。所以用TCAD做反相器仿真，本质上是在做“器件级”与“电路级”之间的桥接：器件结构和工艺参数决定了单管特性，单管特性又决定电路门的开关行为。这个链路一旦打通，后面做SRAM单元、环形振荡器甚至更复杂的逻辑门，逻辑上都是同一套思路。

我之所以把这一篇单独拿出来写，是因为前十二篇基本都在讲单管的仿真流程，从最基础的MOS结构搭建、I-V特性提取，到迁移率模型的选择、量子修正模型的打开方式。但单管仿真做得再漂亮，工程师第一个问你的问题往往是：“那你这个器件能不能做反相器？翻转延时多少？”所以第十三篇，我觉得应该做一次纵向跨越——用两个TCAD器件组成一个反相器，做混合模式瞬态仿真。这篇文章就是记录我这一路踩坑、调参、最终跑通的全过程。

1.2 从单管到混合模式的技术选型

在动手之前，需要先明确一个问题：TCAD里做反相器，跟用HSPICE做反相器，操作路径完全不同。HSPICE里你只需要拿一个PDK模型卡，写两行MOSFET的实例化语句，接上VDD和GND，瞬态仿真就完事了。但TCAD里没有现成的“PMOS模型”和“NMOS模型”，只有“PMOS结构”和“NMOS结构”——这两个结构需要通过Sentaurus Structure Editor（SDE）一砖一瓦建出来，或者通过Sentaurus Process（SPROCESS）把工艺步骤一步一步长出来。

这里有一个关键选型：用SDE直接建结构，还是用SPROCESS模拟整个工艺？

我的建议是，除非你研究的核心问题本身就是工艺步骤对器件性能的影响（比如退火温度对短沟道效应的作用），否则在这类电路级演示中，直接用SDE建体结构就足够了。原因有三个：

• 第一，SPROCESS非常耗时，特别是涉及氧化、扩散、注入退火这些步骤时，机时开销很大，而最终得到的结构在电学特性上与SDE直接建的等效结构差异通常很小；
• 第二，SDE建结构时网格可以完全手工控制，哪里需要加密就加密，计算稳定性更好；
• 第三，从教程的可复现性来说，SDE的命令文件比工艺步骤文件要短得多，读者更容易上手。

至于反相器的连接方式，Sentaurus里叫MixedMode（混合模式），这个模块就在sdevice里。你不需要去画电路的物理版图，只需要在sdevice的命令文件里定义电路节点和器件端子之间的连接关系，然后加一个输入电压源，跑瞬态就行。

这里需要特别强调一下：混合模式里的“器件”可以直接引用两个二维的TCAD结构，而不是紧凑模型。这意味着计算代价比SPICE高不止一个数量级，但换来的是完整的器件物理行为，包括沟道夹断、DIBL效应、衬底电流等所有二级效应。如果你跑出来波形不对，可以回溯到单管的I-V曲线上找原因——这就是TCAD反相器仿真最大的价值：问题永远可以被定位到更底层的物理层。

2. 核心细节解析：器件结构与网格划分

2.1 NMOS与PMOS对管的SDE结构搭建

反相器需要一对互补器件：一个N型MOS管和一个P型MOS管。工艺上通常做在同一个衬底上，NMOS做在P阱里，PMOS做在N阱里，两个阱之间用浅槽隔离（STI）隔开。但TCAD混合模式仿真里，为了简化和稳定，我建议把两个器件建在独立的结构文件中，各自有独立的衬底和阱，然后在电路连接层面把它们“接在一起”。

这样做的理由很实在：如果强行把一个NMOS和一个PMOS放在同一个大结构里，那网格量会急剧增加，而且两个器件之间的隔离区会产生额外的寄生路径，对初学者来说排查问题会非常头疼。分开建结构，每个结构只负责一个器件，计算效率和调试效率都高很多。

以NMOS为例，SDE里典型的尺寸参数我建议这么设：

• 栅长（channel length）：90nm（模拟一个比较先进的节点，但又不会让量子修正模型过于敏感）
• 栅氧化层厚度（tox）：2nm，对应的等效氧化层电容大约是1.72e-6 F/cm²左右
• 沟道掺杂浓度：1e17 cm⁻³ 的P型掺杂（硼），做阈值调整
• 源漏掺杂浓度：1e20 cm⁻³ 的N型掺杂（砷或磷），结深约20nm
• 栅极材料：N型多晶硅，功函数大约4.17eV；实际中我更习惯用金属栅直接设功函数，比如4.3eV，这样更容易调到目标阈值电压

PMOS结构则对称处理：衬底是N型，沟道是N型掺杂（磷），源漏是P型掺杂（硼）。

这里有一个从经验中得来的重要提醒：两个器件结构里的栅氧厚度、栅长、源漏结深这些“成套参数”要保持一致，才能保证它们在匹配状态下性能对称。否则你会看到反相器的电压传输特性（VTC）严重偏向一侧，翻转阈值明显偏离VDD/2，而这个偏差不是电路问题，纯粹是器件不匹配造的孽。

在写SDE命令文件方面，结构虽然简单，但每个定义都要严格对应后续的网格划分区域。我的习惯是先定义几何尺寸变量，再用这些变量去描述各个区域，这样改尺寸时只动头部变量就行，也方便后面做尺寸扫描实验。源漏区的掺杂我会用解析掺杂分布（AnalyticalProfile），虽然不如工艺仿真植入来得“理工科精确”，但对于电学特性和电路行为已经足够接近，而且计算非常快。

2.2 网格划分策略与关键区域的加密原则

网格划分大概是整个TCAD仿真里最容易被忽视但影响最大的步骤。网格太粗，结果不收敛或者电流密度算出来有锯齿；网格太细，资源耗尽，一个反相器的瞬态仿真可能跑整整一天。

我在这套流程里采用的网格策略遵循一条核心原则：只在物理量梯度大的地方加密，梯度小的地方大胆放粗。

具体来说，哪些地方必须加密？

• 栅氧化层和沟道界面：这是载流子输运最剧烈的区域，垂直方向的网格间距需要到0.2nm级别，否则反型层电荷算不准，阈值电压会明显漂移；
• 源漏结附近：特别是LDD区域（轻掺杂漏区），掺杂浓度梯度极大，网格至少要到2nm左右才能表现真实的结电容和电场分布；
• 沟道正下方靠近漏端的区域：这里电场最强，碰撞电离等效应都发生在这里。

与此同时，衬底深处和电极上方这些不参与物理过程的地方，网格可以放到20nm甚至更粗，完全不影响精度。

SDE里做这件事最常用的工具是refinebox配合sde:set的细化规则。比如我会在沟道区定义一个细网格盒子，把x方向（沿着沟道方向）的网格密度设为5nm，y方向（垂直方向）设为1nm左右；而在衬底底部只留一个粗网格盒子，密度设成50nm。

这里还有一个容易踩的坑：网格生成不是简单地“越细越好”，还要注意网格的过渡是否平滑。如果从细网格区到粗网格区是突然跳变的，数值求解时会出现不连续，严重时会直接导致不收敛。我的办法是加一层中间过渡区，让网格尺寸逐渐变化，相当于给网格“做一个斜坡”。实测下来，这个习惯帮我少排查了至少十个收敛性报错。

另外，沟道方向（x方向）的网格密度也比想象中重要。在短沟道器件里，如果x方向网格太粗，栅长方向上的电荷分布会失真，输出特性曲线会出现奇怪的“扭结”。我的经验是至少保证沟道长度方向有15到20个网格点，90nm的栅长对应网格间距大约5nm，这个密度对一般的数字电路级仿真已经够了。如果你做的是器件物理研究，可以考虑加密到2nm，但那时候计算时间会显著上升。

2.3 电极定义与掺杂浓度的物理意义检查

结构搭好之后，另一个不起眼但容易翻车的环节是电极定义。SDE里每个电极要明确指定是欧姆接触还是肖特基接触、覆盖在哪些区域边界上。反相器应用场景下，源、漏、栅都是标准的欧姆接触，材料可以设成铝或者直接指定功函数。需要注意的细节是栅电极必须跟栅氧化层的上边界完全重合，不能有半点错位，否则栅电容会算错，后续瞬态波形的时间常数就直接废了。

掺杂浓度设定这块，我要多说一句。很多人从工艺仿真那边转过来，习惯于用精确的掺杂分布曲线，但在SDE直接建模时往往忽略了峰值浓度和结深之间的匹配关系。比如源漏注入剂量1e15 cm⁻²、能量20keV，经过退火之后，实际峰值浓度大约在1e20 cm⁻³量级，结深约20nm。如果你用的是解析掺杂分布函数，就应该用高斯分布或者误差函数分布，并且把峰值浓度和特征长度设置到和上述工艺结果基本一致的水平。如果只是简单地画一个矩形区域然后填一个均匀浓度，虽然也能跑通，但体内电场分布会和真实器件有差距。

做完这些检查，我强烈建议在跑电学仿真之前，先给结构画一遍掺杂浓度分布图，肉眼确认一下几个关键区域是不是符合设计预期。比如沟道区是不是P型、浓度为1e17量级，源漏区是不是N型、浓度为1e20量级，结的位置是不是大致在预设深度。这个检查只需要两分钟，但能避免后面I-V曲线出来之后再去怀疑结构定义的问题。

3. 物理模型配置与数值求解器调试

3.1 迁移率、复合与量子修正模型的选择

器件结构建好后，进入sdevice阶段，面对的是一大堆物理模型的选择问题。坦白讲，物理模型的选择是TCAD仿真中最需要“手感和经验”的地方，因为模型并不是越多越精确，有些模型之间会互相干扰，有些模型只有在特定条件下才应该打开。

对于这种90nm级别的CMOS反相器仿真，我的模型配置思路如下。

载流子迁移率方面，最基本的是Philips统一迁移率模型和Thunderbird模型。考虑到沟道掺杂浓度在1e17量级、表面电场较强的情况，我选用PhuMob（Philips统一迁移率模型）搭配HighFieldSaturation（高场饱和模型）和Enormal（垂直电场退化模型）。高场饱和模型至关重要，因为短沟道器件在正常工作电压下沟道电场很容易达到饱和速度对应的场强，如果不打开这个模型，输出特性曲线会过高估计饱和电流，翻转延时算出来会偏小。

复合模型方面，我同时打开SRH（Shockley-Read-Hall复合）和Auger（俄歇复合）。这两个模型在体硅器件的漏电流计算中都很重要，特别SRH复合决定了反向漏电流的下限。对于反型层和沟道区，还需要考虑带隙变窄效应（BandGapNarrowing），这在大掺杂浓度区域尤其必要，不然源漏区的载流子密度会算得不对。

量子修正模型，这里是一个需要重点权衡的点。90nm栅长其实已经进入了需要考虑量子效应的边缘区间。具体来说，反型层中的载流子在垂直于界面方向会因为量子约束而离开界面一段距离，导致等效栅氧厚度变厚，阈值电压略微升高。如果不加修正，仿真出来的阈值电压会偏低，NMOS和PMOS的匹配性也会偏差。我通常会打开密度梯度量子修正模型（eQuantumPotential和hQuantumPotential），这个模型对收敛性的冲击比完全求解薛定谔方程小得多，但修正效果已经能覆盖大部分量子效应。如果你做的是130nm以上的老工艺，这个模型可以不开，毕竟算力和时间也是成本。

3.2 数值求解方法与收敛性调优的关键参数

sdevice里数值求解的核心是Math部分。我见过很多初学者直接把网上的示例命令文件复制过来，跑不通就说Sentaurus难用，其实大多数情况下问题都出在Math参数没针对自己的结构做调整。

我常用的Math配置要点如下：

• Extrapolate：打开导数外推，对收敛性有显著帮助，特别是瞬态仿真每个时间步之间物理量变化较大时；
• Derivatives：默认是数值差分计算雅可比矩阵，如果结构很大，可以打开AvalancheDerivatives来稳定碰撞电离相关的求导；
• Iterations：默认15次迭代，对于结构复杂的仿真，建议放到30，代价只是CPU时间多一点；
• RelErr：相对误差控制，默认1e-5左右，如果跑不收敛可以放宽到1e-4，但精度会损失；
• ACCoupled：这个选项很关键，它控制Newton和Gummel两种迭代方法的切换策略。我通常会直接指定Method=Blocked和Method=ILS并配合阻尼因子来做。

瞬态仿真中最常见的收敛性杀手是“初始猜值不合适”。我的习惯是先用静态仿真（ramp一个初始偏置）让器件进入一个合理的稳态，再从这个稳态出发做瞬态。千万不要直接从零偏置突然跳到一个高电压，那样方程组极容易发散。就好比开车，你不可能让车从静止瞬间达到120km/h，中间肯定要有一个加速过程。

另外一个非常实用的小技巧：在瞬态仿真的初始阶段，把时间步长设得小一点（比如1e-15秒量级），然后逐步放大。这给非线性方程组的迭代器一个“热身”的机会，等系统进入稳定的振荡节奏之后再放大步长，效率和稳定性都能兼顾。如果你一开始就把时间步长设成1e-12秒，大概率会在第一个时间步就挂掉。

3.3 I-V特性校验：混合模式仿真前必须做的一步

直接拿两个器件去做混合模式瞬态仿真，如果波形不对，很难定位是物理模型的问题还是电路连接的问题。所以我在做反相器混合模式仿真之前，一定会先对NMOS和PMOS做一次单独的直流I-V特性仿真，确认每个器件的阈值电压、饱和电流、亚阈值摆幅都合理。

这一步不能省，它是整个流程的“单元测试”。

以这个90nm工艺为例，NMOS的理想设计目标：

• 阈值电压Vth大约0.3~0.4V；
• 饱和电流Ion在Vgs=Vds=1.2V时大约600~700μA/μm；
• 关态电流Ioff在纳安每微米量级。

如果仿真出来的Ion偏离这个范围太多，比如只有200μA/μm，那就说明迁移率模型或者沟道掺杂浓度有问题。如果Ioff偏大，那可能是源漏结过深或者沟道长度偏短，导致漏致势垒降低（DIBL）太明显。

PMOS则是对称的负电压工作。两个器件的I-V曲线最好叠加在一张图上看，就像电路设计里做版图前仿真一样，看它们的驱动能力是否均衡。如果NMOS的电流能力明显强于PMOS，那么反相器的翻转阈值会向VDD/2以下偏移，后续数字电路设计里的噪声容限就会不对称。

我在第一次做这套流程时，就遇到了NMOS饱和电流只有400μA/μm而PMOS达到650μA/μm的“阴阳怪气”问题，最后排查出来是PMOS的沟道掺杂浓度设置得太低，导致阈值电压绝对值偏小，导通能力就相对偏强。调整掺杂浓度之后，两边基本对称了。这个教训让我深刻体会到：混合模式仿真出问题，先回头查单管特性，别在电路连接里瞎折腾。

4. 反相器混合模式瞬态仿真的完整实现

4.1 混合模式电路连接与命令行配置解析

单管验证通过之后，就可以进入关键的正题：反相器混合模式仿真。

在Sentaurus里，这一步不需要额外的GUI工具，直接在sdevice的命令文件里写电路拓扑。整体结构就是在File段里引用两个结构文件，一个NMOS、一个PMOS，然后在Electrode段给每个器件的源、漏、栅定义电路节点名称，最后在System段把节点连接关系写清楚。

反相器的连接关系其实很简单：

• NMOS的源极和衬底接GND（地）；
• PMOS的源极和衬底接VDD（电源电压1.2V）；
• NMOS的漏极和PMOS的漏极相连，即输出节点Vout；
• NMOS的栅极和PMOS的栅极相连，即输入节点Vin；
• Vin上接一个脉冲电压源，从0到1.2V跳变，用来模拟数字信号的翻转。

核心的System段写法大致如下（这里做示意，命令关键字以你本机版本为准）：

System { Vsource_pset vinput (Vin 0) {pulse=(0 1.2 0 1e-11 1e-11 1e-10 2e-10)} Vsource_pset vdd (VDD 0) {dc=1.2} Nmos_1 (d=N_d g=Vin s=0 b=0) {device=nmos} Pmos_1 (d=N_d g=Vin s=VDD b=VDD) {device=pmos} }

这里每个器件的节点定义顺序一定要跟结构文件里的电极名称一致，否则会报错“electrode not found”。我建议在SDE建结构时，每个电极都起一个符合电路语义的名字，比如NMOS的漏叫N_d，PMOS的漏叫P_d，后面在System段连接时思路会非常清晰。

瞬态仿真的时间范围设置也要用心。反相器翻转的传播延时通常在皮秒量级，所以瞬态扫的总时长可以设为几百皮秒到几纳秒，步长自动控制。具体怎么设，取决于你输入脉冲的周期。我的脉冲周期设的是200ps，上升沿和下降沿都是10ps，这比较接近实际数字电路里信号边沿的尺度，也便于观察传播延时。

瞬态仿真里还有一个容易被忽略的参数：每个时间步的初始条件来源。如果从零时刻开始，所有节点的电压都是0，然后突然给Vin加了一个1.2V的脉冲，那第一个时间步就会让NMOS和PMOS内部的状态发生剧烈变化。我的做法是先跑一小段直流或者准静态扫描，让器件进入一个确定的工作状态，然后把瞬态仿真的起始点接在这个状态上。这有点像是给整个仿真“点火”。

4.2 瞬态波形分析与电压传输特性（VTC）提取

瞬态仿真跑完之后，输出文件里会有Vout和Vin随时间变化的曲线。用Sentaurus Visual或者Inspect打开，就可以看到典型反相器的翻转行为：Vin从0跳到1.2V时，Vout从1.2V逐渐下降到0V；Vin从1.2V跳回0时，Vout从0V上升回1.2V。

单看这个波形只能说明“电路能翻转”，但这远不是终点。一个合格的反相器仿真至少还要提取以下指标。

第一个是电压传输特性（VTC），也就是Vout随Vin的静态关系曲线。这条曲线有几个关键点：逻辑阈值电压（Vth，也就是Vout=Vin时的点）、输入低电平最大值（VIL）、输入高电平最小值（VIH）。从这些点可以算出噪声容限，这直接关系到级联后数字电路能否正确传递信号。理想情况下逻辑阈值应该在VDD/2即0.6V附近，如果偏太远，说明NMOS和PMOS驱动能力不匹配。

第二个是传播延时（propagation delay）。这个参数定义为输入信号越过50%VDD时刻到输出信号越过50%VDD时刻之间的时间差。分别在上升沿和下降沿各算一次，取平均值就是典型的传播延时。如果NMOS驱动能力弱，那么Vout从高到低的翻转（即NMOS下拉过程）会变慢，对应的下降沿传播延时（tpHL）就会偏大。

第三个是动态功耗和静态功耗。静态功耗就是两个器件都处于稳态时流过的漏电流，主要由亚阈值电流决定，所以如果沟道掺杂不够或者栅长太短，静态功耗可能异常偏大。动态功耗则主要是负载电容充放电的贡献，它跟翻转频率成正比。TCAD的好处是你可以进一步查看翻转过程中NMOS和PMOS体内的瞬态电流分布，这是SPICE完全做不到的。

提取这些指标之后，我会做一个“合理性检查表”：

• Vth约为0.55~0.65V（接近VDD/2）
• 上升和下降传播延时相差不超过20%
• 输出波形没有明显的过冲和振铃
• 静态漏电不超过单管Ioff叠加的合理范围

如果这些都能通过，这个仿真结果才算可用。

4.3 从单管I-V到反相器波形的完整数据链路

这部分我想多花点笔墨来描述一下数据链路的逻辑，因为理解了这条链路，你就能在任何一个环节出问题时快速定位根源。

TCAD全流程的数据传递是这样的：SDE结构文件包含掺杂浓度和几何信息 → sdevice单管仿真通过求解泊松方程和输运方程得到I-V特性 → 混合模式仿真把两个器件的I-V行为通过电路KCL/KVL方程耦合成反相器行为 → 瞬态求解得到时域波形。

注意其中的关键点：混合模式仿真中，每个器件的I-V关系不是查表得到的，而是实时求解偏微分方程得到的。也就是说，每走一个瞬态时间步，sdevice其实是在重复求解内部PN结、氧化层、沟道的全部物理过程。这就是为什么TCAD混合模式仿真比SPICE慢好几个数量级的原因，也是为什么它精度更高、能看到更多内部细节的原因。

从实际操作角度来看，这意味着如果你的器件网格划分得当，两个仿真文件（单管和混合模式）里对同一颗NMOS算出来的Ion应该几乎一致。如果你发现混合模式下翻转速度异常慢，但单管I-V看起来又正常，那大概率不是器件参数问题，而是电路连接或负载条件设置不对。比如VDD和GND的参考方向反了，或者负载电容给得太大。

这个数据链路的检查方法也很简单：在混合模式仿真的输出里，额外输出NMOS和PMOS的瞬态电流，看它们在翻转过程中分别承担了什么角色。如果Vin从0变成1.2V，那么应该是NMOS电流从0迅速增大，把输出节点拉低；PMOS则应该有电流减小到接近0的过程。如果这个“交接”过程不流畅，比如两个管子同时导通的时间过长，就会造成过多的短路功耗，波形也可能会出现台阶。这个时间长短受输入脉冲的上升沿影响很大，所以脉冲边沿的设置也不能太随意。

5. 常见问题与排查技巧实录

5.1 网格导致的非物理振荡

这是瞬态仿真中最常见的问题之一，表现形式是输出波形出现密集的高频锯齿，而不是平滑的翻转曲线。通常出现在高电场区域的载流子浓度分布上，根源在于网格不够密或者网格过渡太陡峭。

有一次我做瞬态仿真，Vout的下降沿一开始很慢，然后突然出现一个巨大的过冲，紧接着剧烈振荡。我第一反应是数值求解不稳定，反复调Math参数，浪费了半天时间。后来把结构重新打开，画了电场分布图，才发现漏端附近的等电位线挤成一团，显然是网格在该区域分辨率不足。把漏端附近的网格加密之后，问题自动消失了。

经验总结：遇到振荡先看网格，不要在Math参数里死磕。用Visual画出电场或电流密度分布，如果看到锯齿状的等值线，那就不是求解器的问题，是网格的问题。

5.2 瞬态不收敛的常见原因与解决思路

瞬态不收敛，报错信息通常都是“Newton iteration did not converge”或者“time step too small”。我梳理一下最常见的三种原因及对策。

第一种是初始猜值离谱。解决办法是先用DC扫描或者极短时间的瞬态让器件建立一个合理的稳态，再接真正的瞬态。我一般会用一个Step电压源从0开始爬升，而不用直接给方波脉冲。这样器件内部的电势分布有时间跟上外部激励的变化。

第二种是时间步长控制策略不对。sdevice默认的自适应步长策略并不总是最优的。我的经验是把初始时间步长设得很小，比如1e-15秒，然后设置允许的最大时间步长，比如1e-12秒，让求解器自己逐步加速。一旦跑飞，它也不会直接从错误状态继续算，而是会回退重试。如果你看到报错“time step reduced to minimum”，说明即使缩小到极限都算不过去，那基本是模型配置或者网格有问题，而不是步长问题。

第三种是某个物理模型在特定偏置下数值导数不连续。这种情况我遇到过在最坏情况下需要降低电压摆幅，或者改用更平滑的迁移率模型才能解决。比如HighFieldSaturation模型在接近饱和速度的地方数值稳定性比较差，如果确定该区域不是你的研究重点，可以考虑用Canali模型来替代，二者精度接近但后者在数值上平滑得多。

5.3 迁移率模型与掺杂浓度联动的电流异常排查

输出电流跟预期不符，这是比不收敛更隐蔽的问题，因为程序不报错、波形也好好的，只是数值不对。我举一个非常典型的例子：PMOS饱和电流偏低。

PMOS靠空穴导电，空穴的迁移率本来就比电子低两三倍。如果你在SDE里给PMOS沟道用了跟NMOS相同的掺杂浓度，又没有正确设置阈值调整掺杂，那么PMOS的|Vth|可能偏低，看起来“导通更充分”，但实际驱动能力依然比不上NMOS。更麻烦的是，空穴迁移率对掺杂浓度特别敏感，浓度高一个数量级，迁移率能掉一半。

排查方法很简单：把单管I-V跑出来，和理论估算值对比。比如饱和电流密度可以用长沟道近似公式大致估算：Ion ≈ (1/2)μCox(W/L)(Vgs-Vth)²。如果计算值和仿真值差太远，就该检查掺杂浓度和迁移率模型参数有没有设对。特别要注意，SDE里的解析掺杂浓度是“名义掺杂浓度”，有时候和实际输运计算时用的“活性掺杂浓度”存在差异，如果打开了浓度相关的迁移率退化模型，这个差异会被放大。

我的习惯是，在正式跑反相器之前，每个器件先单独跑一遍不同掺杂浓度下的I-V族曲线，做一张电流随浓度变化的表格。这样如果后面反相器翻转速度不理想，我可以直接回到表格里查是哪个器件、哪个浓度档出了问题。

5.4 新手最容易踩的五个配置坑

最后整理一张速查表，把我这些年见过的问题浓缩一下，供读者在跑流程前逐一核对。

这里面第五个坑尤其值得多说一句：很多人为了省事直接在System段的电压源里写方波pulse=(0 1.2 0 0 0 ...)，以为上升沿为零就是“理想方波”，但TCAD这种偏微分方程求解器非常讨厌这种无限陡峭的激励。我建议上升沿至少给1ps到10ps，这既符合物理实际，也显著减少数值求解的压力。

6. 从反相器到数字单元：这个流程还能怎么扩展

反相器仿真跑通之后，整个方法论差不多就具备了，后面想做什么数字单元都只是“加器件、改电路”的事。我在做完这套流程之后，紧接着就做了几个扩展实验，这里简单说说，给大家一些思路参考。

第一个扩展方向是环形振荡器。把奇数个反相器首尾相接成环，不需要外部时钟就能自发振荡。通过仿真观察振荡频率，可以有效验证每个反相器的传播延时。理论上一个N级环形振荡器的振荡周期约等于2倍N乘单级传播延时。如果TCAD仿真的振荡频率和这个估算值接近，说明这套器件模型在动态性能上是自洽的。这一步相当于给反相器传播延时加了一个“天然验证器”。

第二个扩展方向是不同工艺角下的行为对比。我建了三组结构：典型工艺角（TT）、快工艺角（FF）和慢工艺角（SS），通过在SDE里调整沟道掺杂浓度和栅氧厚度来模拟工艺漂移。然后用三组结构分别跑反相器瞬态，对比翻转阈值和传播延时的散差。你可以看到工艺漂移对数字时序的影响有多明显，这是做可靠性设计的人特别关心的内容。

第三个扩展方向是温度特性。把sdevice里的晶格温度从-40°C改到125°C，重新跑瞬态，观察延时随温度的变化。空穴和电子的迁移率都随温度升高而降低，所以高温下反相器会变慢；但阈值电压也会随温度变化，所以整体趋势并不是单调的。这种“非直观”现象，只有通过TCAD多物理场耦合仿真才能真正展现出来。

第四个方向稍微进阶一点：在混合模式仿真里加入一个负载电容，比如在Vout节点上额外接一个1fF的理想电容。虽然这个电容不是TCAD器件，但完全可以用一个集总元件表示。这个设置非常接近实际数字电路中的扇出情况，测出来的传播延时更接近真实应用。我建议可以扫几个不同的负载电容值，看看传播延时随负载的变化曲线，这能帮你直观理解“fan-out越多、速度越慢”这个数字电路的基本规律。

7. 写在最后的一些经验

TCAD仿真做到反相器这步，算是从“会跑单个器件”跨到了“会跑功能电路”。这里面有一个思维模式的转变：单管仿真时你只需要关心“这个器件好不好”，但反相器仿真要求你同时关心两个器件的匹配、负载效应和动态响应。

我个人最深的一个体会是：TCAD混合模式仿真的核心价值不在于它能替代SPICE做大规模电路验证——它根本不适合干这个，它太慢了。它真正的价值在于，当你在更上层的电路仿真里看到某个异常现象时，TCAD能帮你把问题“分解”到物理层面：究竟是器件结构的问题，还是模型的问题，还是电路连接的问题。这种从电路到器件的定位能力，是其他工具给不了的。

我还想特别提一点：做这类仿真，不要过度追求网格细度和模型完整度，那会让你在等待仿真结果的过程中消磨掉所有耐心。我在做这套反相器流程时，一开始想加一堆高级模型，结果单管I-V就要跑一晚上，后来果断砍掉了非核心模型，只保留了对电学特性影响最大的几个，整个流程降到半小时以内，而最终的反相器波形几乎没有区别。仿真也要讲工程权衡。

最后的最后，分享一个小技巧：保存仿真项目的时候，一定要把SDE参数、sdevice配置、网格截图、I-V曲线、瞬态波形放在一起存档。一周之后你回头找数据时，如果只有一堆没头没尾的n@node@目录，你会恨死当时的自己。好的工程习惯比天才的仿真直觉更值钱，这句话在TCAD领域尤其成立。