移相全桥DSP数字控制开关电源设计实战：从ZVS计算到波形验证

简介：面向电力电子与嵌入式软件工程师的移相全桥DSP数字控制开关电源设计资料包，系统覆盖从硬件参数计算、原理图设计到DSP数字环路控制与调试的全流程，适合有一定电源开发基础的中高级工程师及相关专业学生作为项目参考或课题框架。包内共409个文件，包含C语言源码、DSP头文件、PDF文档、汇编启动文件、原理图与仿真工程、Excel计算表等，类型覆盖源代码、计算说明书、硬件设计文档及芯片手册，整体约85.66MB，目录按使用说明、硬件、代码、仿真、计算书、调试波形等模块清晰组织。目前已有140人下载学习。内容上，除了可编译运行的DSP2803x工程代码（含移相PWM、ADC采样、闭环控制等），还提供开环仿真模型、详细的参数计算书、磁件规格书、环路设计报告和调试波形记录，配合原理图与BOM清单，适合作为工业级电源开发参考或毕业设计、课题研究的基础框架。

1. 移相全桥DSP数字控制开关电源设计：拿到压缩包之后的正确打开方式

这类资源在电气工程师之间流传度很高，但大多数人的结局是相似的：解压后看一眼原理图PDF，看不懂计算说明书里的ZVS条件，最后被软件工程里一堆寄存器配置卡住。问题不在文件本身，而在于很多人拿到的是一个设计包，不是一套教程；它真正值钱的不是图纸，而是计算结果、硬件时序、软件配置三者之间的对应关系。下面按“计算说明书确定边界 → DSP外设配置 → 原理图采样驱动 → 联调参数 → 波形验证”的顺序把这个对应关系讲清楚，让做通信电源、车载充电机、大功率DC-DC的工程师能从一个压缩包走到板子上有稳定的输出波形。

2. 计算说明书里先定死的那几项：ZVS条件、死区与滞后臂谐振电感

2.1 移相全桥的ZVS条件和两个桥臂差异

移相全桥和普通全桥的本质区别在于：四个开关管不再按对角同时开关，而是超前臂两个管子先换流、滞后臂两个管子后换流，同一桥臂上下管之间靠死区时间等待谐振完成。要让开关管在电压为零时被打开，就必须让谐振电感、变压器漏感和开关管结电容之间完成一次能量交换。超前臂参与换流的电流就是输出电感折算过来的负载电流，能量大，ZVS容易实现；滞后臂在续流阶段电流会变小甚至过零，ZVS条件严格得多。

计算说明书里通常会给出一个临界条件：0.5 × Lr × Ib² ≥ (C1+C2) × Vbus²。Lr是外加谐振电感，Ib是滞后臂换流时的电流，C1和C2是开关管结电容等效值。这个一次不等式就是整个设计包的灵魂，它决定了谐振电感的下限，也决定了滞后臂能不能软开关。如果Lr选得过大，占空比丢失会变大，变压器次级有效占空比变小，需要回提变压器匝比来补偿；选小了又满足不了ZVS的能量需求。所以计算说明书里给出的从来不是一个单点值，而是一个区间，联调时要回到这个区间里找问题。

2.2 死区、谐振电感与占空比丢失的计算优先级

多数计算说明书会按“输入范围 → 变压器匝比 → 输出电感 → 谐振电感 → 死区 → 吸收”的顺序展开，但设计时的计算优先级建议调整为：先定最大占空比丢失，通常控制在0.1到0.15之间，再反推谐振电感Lr的上限；然后用ZVS条件计算Lr的下限，两个约束取交集。交集为空时，就要考虑增大励磁电流或换成非线性电感。

死区时间的初始值一般落在100ns到300ns之间，它既要让开关管结电容放电完成，又要避免上下管直通，可以用初算公式 td ≈ 2 × Coss × Vbus / Isw 估算。Coss取数据手册在对应电压下的等效输出电容，Isw取该桥臂开关时的实际电流。这个值最终要在示波器上微调，计算说明书给的是起点而不是终点。常见误用是把死区当常数写死在软件里，换一批管子之后不重新算，导致ZVS失效或者直通炸机。

2.3 用表格把计算结果映射到设计指标

把说明书里的关键结果整理成一张映射表很有用，能避免原理图、代码、计算书各写一套。对照每一项的出处，联调时才能知道改哪里：

提示：这块映射表在联调时价值极高。发现滞后臂VDS波形没有下降到零时，第一反应不是盲目加大死区，而是回到表里检查Lr是否够大；如果原理图和计算书一致而问题依旧，问题往往出在PCB寄生电感导致实际Lr偏小，这时要量原边谐振电流波形而不是改代码。

3. 在DSP里用EPWM实现移相时序与死区配置

3.1 移相PWM的实现骨架

移相全桥在DSP里通常用两个ePWM模块完成：EPWM1作为master产生基准方波，EPWM2作为slave并被EPWM1同步复位，两者之间的相位差就是移相角。TI C2000系列支持通过TBPHS寄存器设置相位延迟，代码骨架如下：

// EPWM1: master，PWM1A/PWM1B驱动超前臂 EPwm1Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; // 增减计数，产生对称载波 EPwm1Regs.TBCTL.bit.PHSEN = TB_DISABLE; // 主模块不受同步 EPwm1Regs.TBPRD = period; // 开关周期 EPwm1Regs.CMPA.bit.CMPA = compare_a; // 比较值决定PWM占空比 EPwm1Regs.AQCTLA.bit.CAU = AQ_CLEAR; // 增计数到达CMPA时清零 EPwm1Regs.AQCTLA.bit.ZRO = AQ_SET; // 计到0时置位 EPwm1Regs.AQCTLB.bit.CAD = AQ_SET; EPwm1Regs.AQCTLB.bit.ZRO = AQ_CLEAR; EPwm1Regs.DBCTL.bit.OUT_MODE = DB_FULL_ENABLE; // 全使能死区 EPwm1Regs.DBRED.bit.DBRED = deadtime; // 上升沿延迟 EPwm1Regs.DBFED.bit.DBFED = deadtime; // 下降沿延迟 // EPWM2: slave，输出滞后臂，相位延迟由TBPHS决定 EPwm2Regs.TBCTL.bit.PHSEN = TB_ENABLE; // 从模块使能相位同步 EPwm2Regs.TBCTL.bit.SYNCOSEL = TB_CTR_ZERO; // 主模块过零时发同步信号 EPwm2Regs.TBPHS.bit.TBPHS = phase_count; // 相位延迟计数 EPwm2Regs.TBPRD = period; EPwm2Regs.CMPA.bit.CMPA = compare_a; EPwm2Regs.AQCTLA.bit.CAU = AQ_CLEAR; EPwm2Regs.AQCTLA.bit.ZRO = AQ_SET; EPwm2Regs.AQCTLB.bit.CAD = AQ_SET; EPwm2Regs.AQCTLB.bit.ZRO = AQ_CLEAR; EPwm2Regs.DBRED.bit.DBRED = deadtime; EPwm2Regs.DBFED.bit.DBFED = deadtime;

逻辑说明：EPWM1的时基在计数到零时产生同步信号，EPWM2收到后把自己的计数器复位到TBPHS，从而实现相位延迟。增减计数模式下，移相角的寄存器和载波周期的关系不是线性比例，更新时需要考虑计数方向。参数说明：deadtime的单位是TBCLK的节拍数；phase_count在初始化为0时，两路PWM相位相同，占空比相等，输出电压约等于零。

运行时更新TBPHS要在时基周期过零处加载，所以需要配合影子寄存器自动装载。大多数C2000系列的TBPHS本身是双缓冲的，在主时基计数归零时自动更新，写代码时不用手动同步，但要注意不要把TBPHS当作普通变量反复写，给一个目标值让PWM模块自己加载即可。

3.2 死区与移相角度的数字量换算

移相全桥的输出电压由移相角决定，等效占空比与相位差的关系按半周期计算是 D_out = phase / 180°。所以PID输出先变换成占空比，再换算成相位，公式为 phase_count = (1 - duty) × TBPRD × 2，具体倍数随计数模式不同会有差异。

这个公式最容易写反方向。调试时最典型的症状是：增大移相角输出电压反而下降。这通常不是PID符号错了，而是对角管时序关系反了，占空比变成互补。建议在软件里定义一个结构体，把pid_out、duty_ref、phase_ref、phase_count四层变量都保留下来，用仿真器实时观察数值，出问题时一眼就能看出在哪一层出错。

死区时间换算则比较简单：把秒数除以TBCLK周期。例如TBCLK=100MHz时，200ns死区对应DBRED=20。死区值需要同时设置在上升沿和下降沿，两个字寄存器都用同一个常数即可。值得注意的现象是：死区过小不会立刻在示波器上看到直通，但开关管温升会明显偏高，因为直通电流是以微秒级脉冲形式出现的。

3.3 软启动与保护时脉冲如何不发出畸变

数字控制的开关电源容易在启动时出现尖峰或磁饱和，原因往往是脉宽从零突跳。移相全桥软启动的正确做法是限制移相角的增量：每个开关周期最多增加一个很小的Δphase，直到达到PID闭环工作点；同时在电压环未稳定前，让PID输出钳位在一个较小的移相角。

保护降载时要做对称处理，不能直接把PWM封波，否则输出电感电流断续会产生很高的dv/dt。常见做法是把移相角按每个周期递减到零，再让桥臂进入同开同关状态，最后封锁脉冲。代码实现上，软启动限幅可以挂在PWM中断里，也可以在PID输出函数里加饱和判断。关键在于增量限制要在PID输出之后、相位换算之前做，这样PID内部状态不会因为输出被截断而积分饱和。

4. 原理图里最容易出错的地方：采样、驱动与保护电路

4.1 桥臂中点电压隔离采样的两种接法

原边桥臂中点电压直接驱动隔直电容和高频变压器，波形是高压、高频且带负压的方波。直接用电阻分压再送DSP ADC的方案噪声很大，而且共模干扰会让ADC结果出现台阶性跳变。可靠做法有两种：第一种是差分电阻分压加高速隔离运放再进ADC，适合需要精确控制输出电压的场合；第二种是用高频电压互感器采样，但相位延迟会随频率变化，只适合做监测，不适合做逐周期保护。

无论用哪种，ADC采样时刻都要避开开关管开关瞬间。在C2000里用EPWM的SOC事件触发ADC，把采样点放在每个PWM周期的中点，此时桥臂中点电压已经稳定。原理图上对应要检查的是：采样电阻的寄生电容是否过大，隔离运放次级的地是否靠近DSP的AGND，而不是就近铺在功率地铜皮上。很多噪声问题不是滤波不够，而是地线把功率回路的di/dt引到了模拟地。

4.2 过流保护要单独走一条模拟快速通道

计算说明书里的过流保护阈值，最终要落到两条路径上：一条是DSP ADC的逐周期限流，配合软件把移相角拉回较小值；另一条是纯硬件比较器直接关断驱动，用于短路等极速事件。很多图纸的错误在于把电流采样同时送给ADC和比较器，却共用一个RC滤波网络，导致比较器响应时间被拖到微秒级以上。

正确做法是：从采样电阻引三根线，一根进ADC滤波，一根接过流比较器且滤波时间常数尽量小，一根作硬件过温保护。比较器的输出直接接到驱动芯片的使能脚，不经过DSP。这样DSP的PWM还在发波，但驱动已经被硬件关断，等故障解除后再通过GPIO清锁存。软件里如果没看到过流标志，要优先检查比较器阈值是否和计算说明书一致，以及比较器输出和驱动使能的逻辑电平是否正确，而不是怀疑ADC采样慢。

4.3 开机时序：DSP初始化、驱动使能与母线电压的关系

原理图设计完成后还要验证上电时序。常见隐患是DSP先跑起来、驱动使能被拉高，而母线电容还未充满，直接进入软启动。这时因为输出电压为零，PID输出会很快冲到正限幅，触发过流保护。正确时序为：辅助电源先给DSP上电，DSP完成所有PWM和ADC初始化并输出安全电平；母线电容预充到额定电压的85%以上；软件检测母线电压后解除驱动使能，进入软启动。

这个顺序需要硬件电路配合，驱动使能信号最好由DSP GPIO和母线欠压比较器的与门共同控制，而不是只用GPIO。这样即使软件跑飞，母线欠压时驱动也绝不会开启。原理图审查时最容易漏掉的就是这条使能链路，很多人只在软件里加了判断，硬件上却没有对应的保护逻辑。

5. 联调时优先调哪些量：死区、PID限幅与中点波形

5.1 用示波器确认移相时序

联调第一步不是闭环，而是开环验证PWM时序。示波器四个通道分别接Q1的GS、Q3的GS、桥臂中点A、桥臂中点B，确认四路波形有正确的相移关系：对角管之间先同时导通，再交叉换流，死区时间内两个驱动都为低。然后给一个恒定小移相角，比如10%到15%，接轻载电阻，测量输出是否接近计算值。

示波器时间轴要放到能看死区细节的刻度。死区窗口内桥臂中点电压仍然停留在高电平或低电平，说明此时原边正在通过反向二极管续流，这是ZVS的前兆。如果死区期间中点电压已经开始反向翻转，说明死区过长或负载太轻，滞后臂没有足够的电流完成谐振。这个判断比单纯看VDS波形更直观，因为VDS会叠加母线高压谐波，不容易看清开通瞬间。

5.2 PID参数从输出限幅开始整定

数字控制的PID整定顺序和模拟电源不太一样。先不追求响应速度，而是先把PID输出限幅设置成只允许输出电压从空载到满载所需的移相角范围内运动。经验做法是：先整定比例系数，从很小的值开始，让满载时移相角的变化只有10%左右，逐步加大直到输出纹波开始变大，再退回一半；积分时间常数取输出滤波器RC的5到10倍；微分项在数字电源里往往不用，靠系统本身的LC滤波已经足够，用微分反而引入高频噪声。

PID代码要用增量式而不是全量式。积分可以先不设单独上限，而是把PID输出整体限幅，这样抗饱和行为是线性的，控制中不会出现冲过头再拉回来的振荡。每次修改PID后记录输出电压的阶跃响应，靠波形而不是手感判断收敛速度。数字控制的优势在于可以随时回读历史占空比变化，把移相角变化率和输出电压超调量对照看，整定效率明显高于模拟方案。

5.3 常见问题对照表

6. 验证ZVS波形和环路裕度的两个实用技巧

6.1 用桥臂中点波形判断ZVS是否成立

ZVS波形验证不要只盯着漏源极电压，最直观的是桥臂中点对直流母线负端的电压波形。ZVS正常时，管子关断后电压应沿斜坡缓慢爬升，不出现突变的跳沿；滞后臂开始导通时，桥臂中点电压应恰好回到零。测量时用短地线弹簧，探头地不要用长夹子。电流波形用罗氏线圈或电流探头看原边谐振电流：如果电流在死区过零后才换向，说明确实是在零电压状态下打开的开关管。若电流在死区结束前仍有较大数值，表示ZVS条件尚未满足，要么加大死区，要么提高谐振电流。

6.2 用低频扰动和网络分析仪反推补偿器修正

数字控制电源的环路补偿器不好直接扫频，但可以在测试输出电压纹波时，人为给电压参考值加一个固定斜率的斜坡扰动，观察输出是否振荡或超调。若要更精确，就用网络分析仪从误差放大器输出端注入信号，扫描环路增益。得到实测相位裕度后，不要急着改PID系数，回到计算说明书里的LC转折频率和实测值对比。常见冲突是输出电容ESR比计算值低，零点频率比预期高，补偿器的相位裕度余量被吃掉。这时与其重推整套补偿参数，不如在采样软件里加一个高频低通数字滤波，把高频增益压下来，效果接近在补偿器里增加一个高频极点，改动小且结果可预期。

最后检查输出纹波时有个快速判断方法：开关频率附近的纹波是正常的；如果看到频率远低于开关频率的低频波动，几乎可以断定是环路仍在振荡；如果只有开关纹波而无次谐波，说明环路已经收敛。这个判断比任何仿真都直观，也是数字移相全桥电源完成联调前最后一步该做的事。

本文还有配套的精品资源，点击获取