共封装光学CPO深度解析：从原理到量产，下一代互联的关键技术

如果你过去两年一直在和数据中心、AI集群打交道，大概率已经注意到一个现象：交换机面板上的光模块数量越来越多，单模块的发热也越来越夸张。功耗成为瓶颈之后，共封装光学（CPO）这个名字开始频繁出现在会议、论文和采购清单里。它的基本思路并不复杂，把光引擎直接封装进交换芯片所在的基板，让高速电信号走出芯片门就立刻变成光，彻底躲开PCB走线这一段损耗巨大的“电信号泥沼”。这篇文章就是想把CPO讲透：它到底解决什么问题、核心器件怎么工作、量产卡在哪、未来往哪个方向走。适合网络架构师、光模块/芯片封装工程师、算力基础设施管理者，以及所有关心下一代互联技术的读者。

1. 为什么需要共封装光学：可插拔光模块走到尽头了

1.1 交换机光模块的“功耗墙”是怎么出现的

先回到一个具体场景。今天一台51.2Tbps的以太网交换机芯片，光口侧需要提供64个800G端口。每个800G端口常见的物理实现是8个100G SerDes通道，或者用更新的4个200G通道，总之整颗芯片要驱动几百个高速串行通道。每个800G可插拔光模块的功耗按照当前主流器件的水平，大概在15到20瓦。光模块全插满，仅光口部分就是1200瓦上下，这还没算交换ASIC本身的几百瓦、网卡、系统管理、风扇、电源转换损耗。一台2U交换机整机功耗奔着2500瓦去，散热设计已经不是在“压发热”，而是在“陪发热器过日子”。

问题还不仅在于总功耗。光模块插在面板前端，交换芯片在PCB中央，高速信号要在两者之间走一段十几厘米甚至更长的走线。频率越高，PCB走线损耗越夸张。在112Gbps SerDes时代，FR4板材上的损耗已经接近每英寸2到3dB，链路预算被吃掉一大块。为了对抗这种损耗，接收端和发送端都得塞进更强的DSP均衡器，而DSP本身又是发热大户。于是形成恶性循环：速率往上走，DSP功耗和复杂度飙升，光模块整机散热压力进一步加大。有人算过账，传统可插拔方案里，每比特数据的传输功耗很大一部分花在了PCB走线和DSP补偿上，真正花在“调制光”上的比例反而没那么高。

1.2 SerDes与PCB走线：信号传输的“最后一公里”

这里可以打个比方。光信号在光纤里跑几百米甚至几公里都没关系，损耗小、抗干扰强；但是电信号在PCB铜箔上跑一英寸，就会明显变形、衰减。数据中心机柜内部的短距离互联，瓶颈其实从来不在于光纤本身，而恰恰在于“从交换芯片到光模块”的那段电链路。

CPO的逻辑就是直接绕过它。把光引擎放在离交换芯片不到几毫米的地方，SerDes信号一出芯片，立刻进入光引擎，在极短时间内完成“电-光”转换。这样走线长度从十几厘米缩短到十几毫米，信号完整性压力大幅降低，DSP均衡功耗也能省掉一大块。换句话说，CPO并不是把光模块做小了，而是把光通信的“起点”重新定义在芯片封装内部，让光信号从一开始就走光纤，而不是先忍受一段PCB上的电损耗。

1.3 “下一代互联”到底缺什么

现在各大互联网厂商建设AI算力集群，碰到的核心问题是如何在有限功耗和机柜空间内堆出更大的互联带宽。GPU集群的Scale-up网络和Scale-out网络都在从400G向800G、1.6T演进，交换芯片本身的容量也在翻倍提升。但光互通的物理形态如果还停留在可插拔模块，整机框面板尺寸、功耗上限、散热能力都会成为硬天花板。

CPO的价值不仅在于把单端口功耗降下来，更在于大幅度提升带宽密度。光引擎直接贴芯片封装，端口不再受面板尺寸限制，理论上可以在芯片周围布下数百个光通道。对AI集群这种“带宽饥饿”场景来说，这种密度优势是非常宝贵的。可以说，CPO就是冲着“下一代互联”的三大指标来的：更高的带宽密度、更低的每比特功耗、更短的延迟。

2. 核心技术与原理拆解：光引擎到底是怎么工作的

2.1 光引擎：一颗光电“变形金刚”

CPO里的光引擎，本质上是一个集成在芯片级封装中的“光电转换模块”。它不再是一个独立的、接口标准化的可插拔光模块，而是一颗可以直接贴装在基板上的芯片或chiplet。这颗芯片的工艺基础是硅光技术，也就是用CMOS兼容的工艺在硅晶圆上加工出光波导、调制器、探测器和耦合器。

工作流程拆开看并不复杂。发送端：外部送入一束连续激光（CW光），经过高速调制器，将交换芯片传来的电信号“刻”到光波上，再经过光纤耦合结构进入光纤。接收端：从光纤进来的光信号打到探测器上，转换成微弱电流，再由跨阻放大器（TIA）变成电压信号，送还给交换芯片。整个过程看起来像是把传统光模块的电路缩小并晶圆化了，但实际难度高很多，因为光学器件对版图、工艺容差、温度都极其敏感。

调制器的选择是光引擎设计的重要分水岭。目前主流有两种：马赫-曾德尔调制器（MZM）和微环调制器（MRM）。MZM比较成熟，带宽高，但尺寸大、功耗偏高；MRM尺寸极小、功耗低，非常适合高密度集成，但它对波长和温度极其敏感，工作点飘一点就偏出性能要求。下面这张表能直观看出两者取舍：

我自己接触过的不少方案里，为了追求带宽密度，MRM路线越来越热，但设计团队几乎都得搭配片上微加热器和波长校准算法，测试环节也比MZM多了不少工序。这属于典型的“器件省下的功耗，一部分又还给了控制和测试”。

2.2 激光器为什么要外置：脱离“热坑”

很多第一次接触CPO的读者会问：光引擎既然都集成到封装里了，为什么激光器不也一起放进去？答案就一句话：激光器怕热，而交换芯片封装内部是一个不折不扣的“热坑”。

半导体激光器的输出功率、波长和寿命都对温度极其敏感。结温升高，激光器阈值电流增大、出光效率下降，波长也会漂移，更关键的是寿命会显著缩短。按照典型的加速老化模型，激光器结温每升高10到15摄氏度，寿命就可能缩短一半。交换芯片旁边的温度动辄七八十度，如果激光器顶着这个温度工作，谈可靠性那就是一句空话。

所以当前主流CPO方案几乎都采用外置光源（External Laser Source，ELS）设计。激光器放在一个独立的、有良好散热和温控环境的小模块里，通过保偏光纤把连续光送进封装内部的光引擎。光引擎里只做调制、探测和波导传输，不做“发光”，这样既保证了光源可靠性，也把维护对象变成了可更换的外置器件。代价是多了一根光纤连接、多了一个外置模块的位置，但这些成本比起高温导致整个封装的可靠性崩盘，完全是值得的。

2.3 2.5D封装：把电和光拼到一起

光引擎与交换芯片的物理拼装，不是简单地把两颗芯片粘在PCB上。当前工程上最现实的路线是2.5D封装。换句话讲，交换ASIC负责计算转发，光引擎负责光电转换，两者一起放在同一个中介层上，通过微凸块、再布线层或硅通孔实现芯片间的高速互连。

这种封装方式带来的直接好处是信号路径极短。交换芯片的SerDes信号经过uBump和RDL就能到达光引擎，走线长度控制在毫米级别，完全不需要传统PCB走线那种复杂的阻抗补偿。相比之下，3D堆叠虽然更极致，但把光芯片叠在计算芯片上，散热和工艺难度都大得多，目前更多还停留在实验室阶段。

做2.5D封装，工程上最头疼的是热膨胀系数匹配和翘曲控制。交换芯片、硅光芯片、中介层、基板各自的热膨胀系数不一样，温度循环下材料之间会互相“较劲”，搞不好就出现微裂纹、凸块脱落、光耦合劣化。做封装的工程师拿到CPO项目通常会格外小心，因为这不是单纯的电封装，还要保证光耦合的亚微米精度在温度冲击下不失效。

3. 从芯片到系统：一条CPO产品是如何打造的

3.1 产业分工变了：不再是“模块插到交换机上”

传统可插拔光模块时代，产业链非常清晰：光模块公司做模块，交换机公司做系统，芯片公司卖交换ASIC，大家各自交付标准品，在面板上通过连接器一插就行。CPO把光电转换过程“沉”进了芯片封装，产业分工也随之重构。

现在的项目大多是交换芯片或系统厂商牵头，定义光电合封的整体方案，硅光芯片由专门的设计公司来做，代工厂负责晶圆制造，封测厂承担2.5D封装和光耦合，光器件公司提供外置激光器、光纤阵列（FAU）和高密度连接器，测试设备商则提供专用测试方案。对系统厂商来说，以前买光模块回来插上就能验维，现在可能要深度介入芯片级光学设计、封装协同和可靠性验证。整个链条的耦合度提高了很多，任何一环出问题，都会直接影响整体交付。

这种产业变化有个很现实的后果：人才需求也在跟着变。做交换机的团队可能第一次要研读硅光芯片手册，光模块公司可能第一次要碰芯片封装工艺，封测厂则要想办法搭出光电混合测试环境。跨界能力变成核心竞争力，纯单向的技术栈逐渐不吃香。

3.2 光纤耦合的精度焦虑：亚微米级别的“绣花”

CPO量产过程中，光纤耦合是公认的难点之一。单模硅光波导的模场直径通常只有几微米，光纤阵列（FAU）中的光纤芯和波导之间必须精准对齐，耦合容差经常要求在亚微米级别。这相当于在大风天里穿针引线，针眼还只有头发丝的几十分之一。

传统可插拔光模块中，光纤连接器是可以反复插拔、对准的，万一没对好还能重新插一次。CPO没有这个机会，光纤阵列通过激光焊接或胶粘固定在这个位置上，几乎就是一次性定点。主动对准方案一般需要实时光功率反馈，设备带着高精度位移台，把FAU一步步调整到最大耦合点再固定，非常耗时间。被动对准则由结构件机械精度保证，速度快，但对加工公差和贴片精度要求极高。

耦合完成之后，还要处理光纤辫子在封装外部的走线和固定。几千根光纤在狭小空间里如何编排、如何预留弯曲半径、如何防呆防误拔，都是系统设计里不可回避的细节。我见过不少项目在光引擎设计上做得很好，最后却在光纤理线上翻了车，这部分的功夫完全在看不见的地方。

3.3 从芯片到系统：热设计与链路预算

CPO系统级的成败，很大程度取决于热设计和链路预算做得够不够扎实。光引擎的性能对温度很敏感：激光器波长漂移、微环谐振点偏移、探测器响应度变化，都会随温度发生变化。很多方案因此会给光引擎加上TEC微制冷器或片上微加热器，以维持一个相对稳定的工作温度，代价是额外功耗，需要和总功耗指标做权衡。

链路预算方面，建议把所有损耗项都列为硬条目来对账。激光器出光功率、外置光源到光引擎的插损、耦合器损耗、硅波导弯曲损耗、分光监控损耗、光纤连接器损耗，每一项都摊开算。我的体会是，设计阶段一定要给老化和环境变化留足余量，至少预留1.5到2dB，否则样机测出来性能很好，过了一段时间或者温度一波动就开始出现高误码率，排查起来非常痛苦。

4. 测试环节：CPO量产的最大瓶颈与设备布局

4.1 为什么测试会成为“卡脖子”环节

CPO量产最容易被低估的就是测试。传统可插拔光模块时期，生产测试流程可以拆得很散：做完光学引擎测试再做电接口测试，生成品还可以直接插在测试板上跑误码、跑眼图，坏了拔下来换一个。但CPO的光路一旦灌封进封装，光口不能随便摸、不能随便拔插，光电系统焊在同一块基板上，测试对象是一个不可拆分的整体。

这意味着必须依赖高度定制化的光电测试设备。测试方法也不再是简单的“模块插板子”，而是要通过片上监测光电二极管读光功率、通过专用测试口耦合一部分光信号出来测光谱、通过对电接口做边界扫描或环回测试来验证链路。老化测试、温度循环测试、高密度接触可靠性测试，每一项都要有专门的治具和方案。这是整个产业能不能从样品走向大批量的关键，也是设备商最大的机会点。

从目前行业公开的信息可以看到，像珈蓝特这样的测试设备厂商已经在CPO方向上推出配套的测试系统，覆盖老化测试、光电特性检验等关键环节。这类设备的价值，不仅是提高测试效率，更重要的是让CPO产品的良率、可靠性数据真正可量化、可追溯，最终支撑大规模商用落地。

4.2 关键测试项与设备能力

CPO测试体系大致可以分成四类核心项目。

第一类是光学性能测试。通过光引擎中预留的监控探测器或者耦合测试口，测量各路光功率、波长、消光比等参数，确认调制器工作点是否正常。对于MRM方案，还要额外验证微环调谐是否校准到位，这直接决定通道能否稳定工作。

第二类是高速电信号测试。利用误码仪（BERT）和高带宽示波器对SerDes接口做误码率测试和眼图测试，验证信号完整性。由于测试点不再是独立光模块的电口，需要专门的测试载板或探针接触方案，高频信号的接触可靠性非常重要。

第三类是热与可靠性测试。包括高低温循环、湿热老化、振动冲击测试，目的是验证封装内部的光纤耦合是否位移、凸块是否异常、激光器或调制器的性能是否退化。这部分通常会结合加速老化模型来预估产品寿命。

第四类是系统级互操作测试。在模拟真实数据中心的拓扑里，把CPO交换机和光模块、网卡、交换机统一组网跑流量，验证端到端的互通性和误码表现。只有过了这一关，产品才真正算“能用”。

4.3 针对CPO的测试策略：尽早布局，分层设防

做过芯片和光模块测试的朋友都知道，越早发现问题，修复成本越低。CPO尤其如此，因为封装完成之后，任何修正都要付出极大代价。所以测试策略要做到晶圆级、封装级、系统级层层设防。

晶圆级阶段，就要对硅光芯片的波导损耗、调制器效率、探测器响应做抽样测试与统计，确保进入封装的良品是可靠的。封装级阶段，要重点验证光耦合对准、光纤阵列安装、电互连凸块质量，此时如果发现光纤耦合同样功率偏低，还有机会调整。系统级阶段则是整机环境下的性能确认。建议所有做CPO产品的团队，从项目Day 1就把测试设备的开发和产能排进来，不要等芯片快流片了才想起测试方案。这个顺序一旦搞反，项目的进度基本就是“我听天由命”了。

5. 从CPO到下一代互联：未来三年的演进路径

5.1 不同场景下的路线选择：NPO、LPO、CPO的取舍

这里需要指出一个容易混淆的点，CPO不是所有场景的唯一解，业界还并行发展着NPO（近封装光学）和LPO（线性可插拔光学）等路线。

NPO是把光引擎放在基板边缘甚至面板附近，比全CPO更靠近芯片，但又不完全“贴脸”，这样可以降低封装的复杂度，同时保留部分可插拔维护性。LPO则是在传统可插拔模块上做减法，去掉DSP，用线性驱动芯片直接驱动光器件，降低功耗和成本，适用的场景集中在机柜内部、中短距离互联。三者并不是替代关系，更多是看需求痛点落在哪里。

从我个人的判断来看，追求极致带宽密度、组网规模庞大的AI超节点会优先选择CPO；传统云机房和存量生态则倾向于LPO这种改动小的方案；NPO则适合那些想要平衡可维护性和性能的过渡项目。未来大概率是三种方案在一个机房内长期并存，按距离、按速率、按功耗目标各司其职。

5.2 大模型与AI集群：从50T到200T交换容量的倒逼

AI大模型训练的集群网络，正在经历一个典型的“需求倒逼供给”的周期。单颗GPU的算力在涨，卡间的通信需求涨得更快。一个万卡集群动辄需要几十台甚至上百台高容量交换机，而交换容量从51.2T迈向102.4T之后，如果还用传统可插拔光模块，功耗和面板密度根本兜不住。CPO从“可选项”变成“必选项”的时间节点，大概率就在这一两代交换芯片迭代之间。

到了这个阶段，CPO的市场范围将不再局限于某个激进的大客户，而会渗透到所有建设大规模AI基础设施的玩家手中。毕竟电费、机房功率、制冷费用都是实打实的成本，谁先把每比特功耗降下来，谁的集群TCO就更有优势。

5.3 光I/O：把光引擎直接塞进GPU封装

沿着“把光往计算芯片里面赶”的思路走下去，最终形态就是光I/O，光引擎不再只服务于交换芯片，而是直接和GPU、CPU或XPU封装在一起。这样访存带宽或片间互联带宽可以被拉到远超传统并行总线的程度，理论上可以用光把内存池化、把算力池虚拟化，让计算节点之间的互联体验接近本地总线。

以目前硅光的集成度来看，光I/O距离大规模商用还有一段路，但它代表的方向非常明确：光最终会变成计算系统内部的一种原生资源，而不是挂在主板外面的“外设”。到那时，CPO只是这条路上的第一站，真正的大戏是光电合一的通用计算平台。

做CPO这个方向久了，我最大的感受是：这个领域最稀缺的不是某一个器件的突破，而是能同时理解电、光、封装、系统、测试的跨界工程能力。如果你正站在这些技术交叉点上，恭喜你，你会非常忙，而且忙得很有价值。最后再分享一个小经验：无论方案设计得多完美，测试预算一定要前置，CPO的测试成本占比大概率远高于传统光模块，越早把测试链路跑通，项目越容易笑到最后。