射频功放设计里，Doherty架构算是把"效率"和"线性度"这对冤家捏到一起的经典解法。但真到动手阶段，很多人卡在ADS仿真这一步——原理图搭出来了，负载牵引也跑了，可合成出来的效率曲线就是不对劲，回退区间的增益塌得莫名其妙。这篇内容就是冲着这些实际问题来的：从Doherty的工作机理讲起，到ADS里怎么搭载波管与峰值管的偏置网络、怎么设计那个关键的阻抗反相器、怎么做负载牵引和回退扫描，再到仿真发散时怎么一步步排查。适合已经会用ADS画基本原理图、但第一次碰Doherty的射频工程师，也适合想系统梳理一遍仿真流程的老手对照检查。
1. 先搞清楚Doherty到底在"合成"什么
1.1 有源负载调制不是玄学
Doherty的核心机制叫有源负载调制（Active Load Modulation）。名字听着唬人，拆开看其实很朴素：两个放大器，一个叫载波管（Carrier），一个叫峰值管（Peak），它们看到的负载阻抗不是固定的，而是随输入功率动态变化的。
具体来说，载波管偏置在AB类，峰值管偏置在C类（或者深AB类）。小信号时峰值管还没导通，载波管独自工作，此时它看到的负载阻抗是正常负载的两倍——因为阻抗反相器（通常是四分之一波长线）把50欧姆变换成了100欧姆。载波管在更高阻抗下工作，输出电压摆幅提前到达饱和，效率自然就上去了。这就是为什么Doherty在回退6dB左右能比平衡放大器高出十几个百分点的效率。
等输入功率继续增大，峰值管开始导通，它输出的电流通过阻抗反相器"注入"到载波管的负载端，等效于把载波管看到的阻抗从100欧姆往下拉。功率越大，拉得越狠，最后在峰值功率点两个管子都看到50欧姆，各自贡献一半功率。
这里有个容易搞混的点：载波管看到的阻抗是随功率降低而升高的，不是降低。很多人第一次画负载牵引的时候把方向搞反了，结果仿真出来的效率曲线完全对不上。记住这个口诀——"小信号高阻抗，大信号低阻抗"，载波管的方向就是这样。
1.2 为什么偏偏是四分之一波长线
阻抗反相器在Doherty里承担两个任务：一是把负载阻抗变换到载波管需要的值，二是提供90度的相位延迟，让峰值管的电流和载波管的电压产生正确的相位关系。
用四分之一波长传输线做反相器是最经典的方案，因为一段特性阻抗为Z0、长度为四分之一波长的线，其输入阻抗Zin = Z0²/ZL。当ZL=50欧姆、Z0=50欧姆时，Zin=50欧姆；但如果峰值管不导通，载波管看到的等效负载就变成了两倍的50欧姆，也就是100欧姆。这个变换关系是纯数学的，不依赖任何有源器件。
实际设计中，四分之一波长线在PCB上占的面积不小，低频段（比如低于1GHz）尤其明显。所以工程上常用集总参数等效来替代：用一段π型或T型LC网络来模拟90度相移和阻抗变换。但要注意，集总参数的带宽通常比分布式窄，如果你的应用需要宽带工作，还是老老实实用微带线。
提示：在ADS里做集总参数替代时，不要只盯着S21的相位，还要看S11和S22在整个工作频带内的匹配情况。我见过不少人只调相位，结果带内驻波比一塌糊涂。
1.3 回退效率的甜点区在哪里
Doherty的效率峰值通常出现在回退6dB到9dB的区间。这个"甜点区"的位置和峰值管的偏置点、两管的功率比、以及阻抗反相器的特性阻抗都有关系。
一个经验公式：如果峰值管和载波管的饱和功率相同，那么效率峰值大约在回退6dB处；如果峰值管的功率是载波管的1.5到2倍，效率峰值会往回调，可能落在8到9dB回退。这个规律不是绝对的，但可以作为初始设计的参考。
在ADS里验证甜点区的位置，最直接的方法是做功率扫描：固定频率，把输入功率从-20dBm扫到饱和功率以上，同时记录增益、效率和输出功率。效率曲线的最高点对应的回退量，就是你的设计实际达到的甜点区。如果和预期差太多，先检查偏置点和阻抗反相器的特性阻抗，这两个是最常见的"罪魁祸首"。
2. ADS工程搭建：从空白原理图到可仿真状态
2.1 器件模型的选择直接决定仿真可信度
打开ADS新建工程之后，第一件事不是急着拖器件，而是想清楚用什么模型。Doherty仿真里涉及两类器件：晶体管和被动元件。
晶体管模型分三种：SP模型（S参数模型）、小信号等效电路模型、大信号模型（如Angelov模型、EEHEMT模型）。SP模型只能做小信号仿真，做不了功率扫描和效率分析，所以Doherty仿真必须用大信号模型。如果你用的是Foundry提供的PDK，里面通常已经包含了大信号模型，直接调用即可。如果没有PDK，可以用厂商官网下载的模型库，比如常见的GaN HEMT或LDMOS模型。
被动元件方面，微带线用ADS自带的MLIN和MSTEP就够了，电容电感用理想元件先做拓扑验证，等拓扑没问题了再换成Murata或Johanson的S参数模型。这个顺序很重要——先用理想元件跑通，再换实际模型看性能退化，这样排查问题的时候能快速定位是拓扑问题还是元件寄生问题。
2.2 偏置网络不是"随便加个电感"
偏置网络在Doherty里扮演的角色比普通放大器更微妙。载波管和峰值管的偏置要独立控制，而且偏置馈电网络不能干扰射频信号的负载调制。
典型的做法是用四分之一波长高阻抗线做射频扼流，末端加去耦电容。这条线的特性阻抗通常取80到120欧姆，长度是工作频率对应的四分之一波长。为什么用高阻抗线而不是直接用电感？因为高阻抗线在宽带内能提供更稳定的扼流效果，而且不会像集总电感那样在自谐振频率附近产生意外谐振。
在ADS里搭建偏置网络时，有个细节容易被忽略：去耦电容的接地方式。理想情况下电容直接接地，但实际PCB上接地过孔有电感，这个电感在高频段会让去耦效果大打折扣。仿真时可以在电容接地端串联一个小电感（比如0.1nH到0.3nH）来模拟过孔效应，看看对性能有多大影响。
载波管的栅极偏置要能独立调节，因为AB类偏置点直接决定了小信号增益和效率的平衡。峰值管的栅极偏置通常设在C类区域，但具体电压值需要通过扫描来确定——在ADS里做一个栅压扫描，观察峰值管开始导通的输入功率点，这个点决定了Doherty从"单管模式"切换到"双管模式"的拐点位置。
2.3 阻抗反相器的ADS实现与调优
在ADS里实现四分之一波长阻抗反相器，最直接的方式是用MLIN元件，设置电长度为90度（在中心频率处），特性阻抗根据设计目标确定。
特性阻抗怎么定？如果载波管在回退时需要看到100欧姆，而负载是50欧姆，那么反相器的特性阻抗Z0 = sqrt(100 × 50) = 70.7欧姆。这是理论值。实际设计中，由于晶体管输出电容、封装寄生等因素，最优的Z0可能偏离这个值。我的做法是：先用70.7欧姆跑一遍，看回退效率曲线，然后在60到85欧姆之间扫一遍，找效率峰值最高的那个值。
ADS里可以用Parameter Sweep配合Optimizer来做这个调优。设置Z0为变量，目标函数设为回退6dB处的效率最大化，同时约束峰值功率点的输出功率不低于某个阈值。优化器跑几轮之后，基本就能找到合适的Z0。
但要注意，优化器给出的结果不一定物理可实现。比如它可能给出一个非常窄的微带线宽度，实际加工精度达不到。所以优化完之后一定要检查线宽是否在工艺容差范围内，必要时手动调整并重新仿真验证。
3. 负载牵引：Doherty仿真的分水岭
3.1 载波管和峰值管的牵引目标完全不同
负载牵引（Load Pull）是Doherty仿真里最耗时但也最关键的一步。载波管和峰值管的牵引目标截然不同：
- 载波管：需要在回退功率点找到效率最优的负载阻抗，同时在峰值功率点保证足够的输出功率。这两个目标往往冲突，需要折中。
- 峰值管：主要在峰值功率点附近工作，牵引目标是最大输出功率和效率，回退区间的性能相对次要。
在ADS里做负载牵引，可以用Load Pull Simulation模板，也可以手动搭建牵引电路。手动搭建的好处是灵活，可以同时扫描多个参数；用模板的好处是省事，适合快速评估。
我通常的做法是：先用手动方式做一次粗扫，确定大致的最优阻抗区域，然后用模板做精细扫描。粗扫时等功率圆和等效率圆的步长可以设大一点（比如5欧姆），精扫时缩小到1到2欧姆。
3.2 牵引参考面选错，后面全白做
负载牵引的参考面选择是个"一错全错"的问题。牵引参考面应该选在晶体管输出端，而不是匹配网络的输入端或阻抗反相器的输出端。
为什么？因为晶体管的大信号输出阻抗是随功率变化的，牵引的目的是找到晶体管"看到"的最优负载。如果你把参考面选在别的地方，牵引出来的阻抗还要经过匹配网络和反相器的变换才能用到晶体管上，中间多了一层变换，误差就被放大了。
在ADS里设置参考面，可以用Port元件配合Calibration功能。具体操作：在晶体管输出引脚处放一个Port，设置该Port的参考阻抗为50欧姆，然后在仿真设置里启用端口校准。这样牵引出来的阻抗就是晶体管实际看到的阻抗，不需要额外换算。
3.3 牵引结果怎么"翻译"成匹配网络
负载牵引跑完之后，你会得到一组最优阻抗值，比如载波管在回退点看到的最优负载是Zopt_carrier = 80 + j30欧姆。但这个值是晶体管输出端的，实际电路中晶体管后面接的是匹配网络和阻抗反相器，所以需要把这个阻抗"翻译"成匹配网络的设计目标。
翻译的过程分两步：第一步，把Zopt_carrier共轭匹配到阻抗反相器的输入端；第二步，验证阻抗反相器在峰值管导通时能否把负载拉到晶体管需要的值。
第一步用ADS的Smith Chart Matching工具就能完成，它会自动生成匹配网络的拓扑和元件值。但自动生成的网络不一定最优，可能需要手动调整元件数量和拓扑结构。我的经验是：匹配网络的阶数不要超过三阶，阶数越高损耗越大，而且调试起来越麻烦。
第二步需要联合仿真：把匹配网络、阻抗反相器、峰值管模型全部连起来，做一次完整的功率扫描。如果回退效率和峰值功率都达标，说明翻译正确；如果不达标，回到第一步重新调整匹配目标。
4. 效率曲线对不上？按这个顺序排查
4.1 先看直流工作点，再看射频性能
仿真结果异常时，很多人的第一反应是去调匹配网络，但正确的顺序是先确认直流工作点。
在ADS里做直流仿真（DC Simulation），检查载波管和峰值管的静态电流是否在预期范围内。载波管偏置在AB类，静态电流通常是最大电流的5%到15%；峰值管偏置在C类，静态电流应该接近零（或者非常小）。如果直流仿真发现峰值管静态电流偏大，说明偏置电压设高了，峰值管提前导通，Doherty的负载调制机制就被破坏了。
直流工作点确认无误之后，再做小信号S参数仿真，看增益和匹配是否正常。最后才做大信号功率扫描。这个"从直流到小信号再到大信号"的顺序，能帮你快速定位问题是出在偏置、匹配还是大信号特性上。
4.2 回退效率塌了，八成是这三个原因
回退效率不达标是Doherty仿真里最常见的抱怨。根据我的排查经验，八成是以下三个原因之一：
原因一：峰值管导通太早。峰值管的栅极偏置电压设得太高，导致它在回退区间就开始导通，载波管看到的阻抗没有升到预期的100欧姆。解决办法是降低峰值管栅压，重新扫描导通点。
原因二：阻抗反相器特性阻抗偏离。如果Z0不是70.7欧姆而是偏小（比如50欧姆），载波管在回退时看到的阻抗就只有50欧姆而不是100欧姆，效率提升效果大打折扣。解决办法是重新扫描Z0，找到最优值。
原因三：匹配网络损耗太大。匹配网络里的电感Q值太低，或者微带线太长导致导体损耗增加，都会吃掉效率。解决办法是换用高Q元件，或者优化匹配网络拓扑减少元件数量。
排查的时候可以做一个对照实验：把峰值管断开（栅压设到夹断电压以下），只让载波管工作，看它在100欧姆负载下的效率。如果这个效率正常，说明载波管和反相器没问题，问题出在峰值管或合成机制上；如果这个效率就不正常，说明载波管本身的偏置或匹配有问题。
4.3 仿真发散和收敛问题
大信号仿真发散是ADS用户经常遇到的另一个坑。发散的原因通常有三类：模型问题、仿真设置问题、电路拓扑问题。
模型问题最常见的是大信号模型参数不完整，比如缺少某些寄生电容或温度参数。解决办法是检查模型文件，确认所有必要参数都有定义。如果模型来自厂商，可以联系厂商确认模型的使用条件。
仿真设置问题包括：最大迭代次数设得太小、收敛精度设得太松、时间步长太大。在ADS的HB（Harmonic Balance）仿真设置里，把最大迭代次数从默认的50提高到200，收敛精度从1e-3收紧到1e-5，通常能解决大部分收敛问题。
电路拓扑问题包括：节点悬空、电源和地短路、反馈环路不稳定等。检查方法是用DC仿真先跑一遍，如果DC都跑不通，说明拓扑有硬伤；如果DC能跑通但HB发散，说明问题出在射频路径上。
注意：仿真发散时不要盲目提高迭代次数，先确认电路拓扑和模型没有问题。我见过有人把迭代次数提到1000，结果仿真跑了两个小时还是发散，最后发现是一个节点忘了接地。
5. 从仿真到实测：那些仿真不会告诉你的坑
5.1 版图寄生效应会让你的效率打八折
原理图仿真跑通之后，下一步是生成版图并做电磁仿真（EM Simulation）。这一步非常关键，因为原理图里的微带线是理想传输线，而版图里的微带线有拐角、有T型接头、有耦合效应，这些都会引入额外的寄生参数。
在ADS里做EM仿真，可以用Momentum。把微带线、匹配网络、偏置网络全部导入Momentum，设置好基板参数（介电常数、损耗角正切、铜箔厚度），然后跑S参数仿真。跑完之后把EM结果代回原理图，替换原来的理想微带线模型，再做一次功率扫描。
我的经验是：EM仿真之后的效率通常比原理图仿真低5%到15%。如果低得太多（超过20%），说明版图布局有问题，可能是微带线太长、拐角太多、或者接地过孔不够。这时候需要回到版图阶段优化布局，而不是在原理图里硬调。
5.2 热效应在仿真里几乎被忽略
ADS的大信号模型通常是在室温下测得的，不包含自热效应。但实际工作中，功率放大器的结温会升高，晶体管的跨导和饱和电流都会变化，导致增益和效率下降。
如果要做更精确的仿真，可以用带热网络的模型，或者用电热联合仿真。但大多数情况下，工程上是在仿真结果上留足够的余量——比如仿真效率是60%，设计目标就定在50%，留10%的余量给热效应和其他非理想因素。
5.3 实测调试时的"微调"技巧
板子回来之后，调试阶段有几个实用技巧：
第一，先调峰值管栅压。峰值管的导通点决定了Doherty的拐点位置，这个点对回退效率影响最大。用信号源加功率计，从低功率往高功率扫，观察峰值管电流开始上升的点，调整栅压让这个点落在预期的回退量附近。
第二，用矢量网络分析仪看阻抗。在载波管输出端接一个定向耦合器，测量不同功率下载波管看到的阻抗。如果阻抗变化范围和仿真对不上，检查阻抗反相器的实际特性和焊接质量。
第三，不要忽视偏置网络的去耦。实测中如果发现增益随频率波动很大，或者出现自激，八成是偏置网络的去耦没做好。在偏置线上多并联几个不同容值的电容（比如100pF、1nF、10uF），能有效抑制低频和高频的耦合。
6. 几个能省你几天时间的实操建议
6.1 建立可复用的仿真模板
Doherty仿真涉及大量重复性设置：偏置网络、阻抗反相器、负载牵引、功率扫描。建议把这些设置做成ADS Template或者Design Kit，下次做新频段设计时直接调用，只需要改频率和器件参数。
模板里应该包含：参数化的偏置网络（频率和阻抗可调）、参数化的阻抗反相器（Z0和电长度可调）、负载牵引的仿真设置、功率扫描的变量定义。这样从新频段立项到跑出第一版仿真结果，时间能从两三天压缩到半天。
6.2 用脚本批量处理仿真数据
ADS支持AEL（Application Extension Language）脚本，可以用来自动化仿真和数据处理。比如批量扫描峰值管栅压，自动记录每个栅压下的回退效率和峰值功率，最后生成一张汇总表。手动做这个扫描可能要跑几十次仿真，用脚本一次就能搞定。
AEL脚本的入门门槛不高，官方文档里有不少示例。我建议至少学会三个操作：批量修改变量、批量运行仿真、批量导出数据到CSV。这三个操作能覆盖80%的日常需求。
6.3 仿真日志要记，但别记流水账
仿真过程中会遇到各种问题：收敛失败、结果异常、参数调优。建议建一个简单的日志，记录每次修改的参数和对应的结果变化。但不要记流水账，只记关键节点：比如"把Z0从70.7改到75，回退效率从52%提升到58%"，这种信息在后续复盘时最有价值。
日志的格式可以很简单：日期、修改内容、结果变化、下一步计划。用Excel或者Markdown文件都行，关键是坚持记。我做了三年Doherty设计，回头看最有用的资料就是这些日志，比任何教科书都管用。
6.4 关于仿真精度的取舍
最后说一个心态问题：仿真精度和仿真时间永远是一对矛盾。HB仿真设置得越精细，跑得越慢；EM仿真网格划得越密，跑得越久。我的建议是：在拓扑验证阶段用粗精度快速迭代，在最终验证阶段用高精度确认性能。不要在拓扑还没定型的时候就追求高精度仿真，那是浪费时间。
具体来说，拓扑验证阶段HB的谐波阶数设3到5阶就够了，EM仿真的网格可以粗一点；最终验证阶段谐波阶数提到7到9阶，EM网格加密，同时开启电热联合仿真。这样既保证了迭代速度，又保证了最终结果的可靠性。
板子调通之后，我习惯把实测的S参数和效率曲线导回ADS，和仿真结果做一次对比。这个对比不是为了"验证仿真准不准"，而是为了建立自己的经验修正系数——比如我发现某频段EM仿真比实测效率高8%，下次设计同频段时就会在仿真结果上主动减掉这个余量。这个系数因频段、因工艺而异，只能靠一次次实测积累，没有捷径。
