news 2026/9/19 10:02:51

嘉立创EDA新手PCB设计全流程:从原理图到打样实战指南

作者头像

张小明

前端开发工程师

1.2k 24
文章封面图
嘉立创EDA新手PCB设计全流程:从原理图到打样实战指南

1. 为什么我建议新手用嘉立创EDA画第一块PCB

很多人第一次接触PCB设计,卡住的不是电路原理,而是工具本身。装个商业软件动辄几十GB,授权、破解、汉化、封装库缺失,还没开始画板子,热情已经被消耗了一半。嘉立创EDA(EasyEDA)是我这几年推荐给新人和小团队最多的入门工具,原因很直接:浏览器打开就能用,客户端安装包小,原理图库和PCB封装库跟立创商城打通,画完能一键下单打样,整个链路是闭环的。

这篇内容我打算用一个完整的、从无到有的示例,把“嘉立创EDA画PCB”这件事讲透。所谓“从无到有”,指的是从新建工程、画原理图、选元件、转PCB、布局、布线、铺铜、DRC检查,一直到导出Gerber文件准备打样,每一步都走一遍。适合三类人看:完全没画过板子的电子爱好者、从面包板/洞洞板想升级到PCB的学生、以及用惯了AD或PADS但想试试国产在线工具的工程师。我不会只讲“点这个按钮”,而是把每一步背后的逻辑讲清楚——为什么这么布局、为什么这么走线、为什么这个参数要这么设。

先给一个整体认知:PCB设计本质上是把一张原理图上的“逻辑连接关系”,翻译成一块物理板子上的“铜箔连接关系”。原理图管的是“谁和谁该连”,PCB管的是“怎么连、连在哪、连多宽”。嘉立创EDA把这两件事放在同一个工程里,原理图和PCB是联动的,改原理图能同步到PCB,这是它比很多老工具顺手的地方。下面我按实际操作的顺序,一步步拆。

2. 开工前的准备:账号、工程与工具选型

2.1 标准版还是专业版,新手别选错

嘉立创EDA目前有两个版本:标准版专业版。这是新手第一个容易踩的坑。标准版界面简单、上手快、教程多,适合单层/双层板、元件数量不多的项目;专业版功能更强,支持更复杂的层叠管理、更细的规则设置,界面也更接近AD那种专业软件的逻辑,但学习曲线陡一些。

我的建议很明确:第一个完整示例,用标准版。原因是你现在的目标是“跑通全流程”,不是“做出量产级产品”。标准版足够画一块STM32核心板、一块电源板、一块带DHT11的温湿度采集板。等你把流程走顺了,再迁到专业版,那时候你对“层”“规则”“网络”这些概念已经有体感了,学专业版会快很多。

提示:两个版本的工程文件格式不完全通用,中途切换版本可能要做转换,所以一开始就定好,别画到一半换。

2.2 新建工程的正确姿势

打开嘉立创EDA后,第一步是新建工程。这里有个细节很多人忽略:工程命名和目录结构。我习惯按“项目名_版本_日期”来命名,比如TempLogger_V1_20240610。为什么带日期?因为PCB改版是常态,V1、V2、V3堆在一起,没有日期你根本分不清哪版是最新的。工程建好后,系统会自动生成一个原理图文件和一个PCB文件,这两个是绑定的,别手动去删或者重命名成不相关的名字,否则联动会出问题。

新建完工程,先别急着画。花两分钟做两件事:一是把图纸尺寸设成A4,方便打印和查看;二是确认单位。嘉立创EDA默认可能是mil(密耳),但国内打样厂和大部分元件封装用的是毫米(mm)。我建议统一用mm,因为1mm=39.37mil这个换算在心算时很容易出错,统一单位能避免“封装画大了10倍”这种低级事故。

2.3 元件库:别自己造轮子

新手最爱干的事就是自己画封装,觉得“自己画的才放心”。我劝你先别。嘉立创EDA内置了立创商城的元件库,几百万个物料,绝大多数常用元件——电阻、电容、LED、STM32、CH340、AMS1117——都有现成的原理图符号和PCB封装,而且是经过验证的。你要做的是搜索、确认、放置,而不是从零画。

搜索元件时有个技巧:优先搜立创编号(C开头的编号),比如你要一颗10kΩ的0603电阻,直接搜C25804,出来的就是精确的物料,符号、封装、3D模型全都有。如果搜型号,比如STM32F103C8T6,可能会出来好几个不同封装的版本,你要看清楚是LQFP48还是别的。选错了封装,板子回来焊不上,这是新手最常见的翻车点之一。

3. 原理图绘制:把逻辑关系说清楚

3.1 放置元件与连线的基本逻辑

原理图阶段的核心任务只有一个:准确表达电气连接关系。至于元件摆在左边还是右边、线画得直不直,这个阶段不重要,别在美观上浪费时间。

放置元件后,用导线工具把该连的引脚连起来。这里要建立一个概念:原理图上的“连接”有两种表达方式,一种是直接画导线,另一种是用网络标签(Net Label)。小电路直接画线就行;但如果你的板子上有几十个GND、VCC,全画线会变成蜘蛛网,这时候就用网络标签——给两个需要相连的点打上同一个标签名,它们在逻辑上就是连通的,PCB里也会自动连。

我个人的习惯是:电源和地一律用网络标签,信号线短距离直接画。这样原理图干净,改起来也方便。比如GND,你可以在每个接地引脚旁边放一个GND标签,不用真的拉一根线绕遍全图。

3.2 网络标签与电源标志的规范用法

网络标签的命名要有规矩,别乱起。我见过有人把电源网络叫“VCC1”“VCC2”“POWER”,结果自己都记不清哪个是3.3V哪个是5V。我的命名规范是:

  • 3.3V电源:+3V3
  • 5V电源:+5V
  • 地:GND
  • 模拟地:AGND
  • 信号:用功能名,如UART_TXLED1

为什么电源用+3V3而不是3.3V?因为有些工具对小数点敏感,而且+3V3是行业通用写法,一眼就知道是正电源。地统一用GND,别一会儿GND一会儿VSS,除非你确实要做数字地和模拟地分离,那才用AGND区分。

注意:网络标签是区分大小写的。gndGND在软件里是两个不同的网络,PCB里不会连在一起。这个坑我踩过,查了半天才发现是大小写问题。

3.3 用DHT11示例走一遍原理图

拿一个具体例子说。假设我们要画一个DHT11温湿度采集电路,主控用STM32F103C8T6。原理图上的连接关系是这样的:

  1. DHT11的VCC接+3V3,GND接GND,DATA引脚接STM32的某个GPIO(比如PA0)。
  2. STM32的电源引脚(VDD、VDDA)接+3V3,VSS、VSSA接GND
  3. 每个电源引脚旁边放一个0.1μF的去耦电容,电容一端接电源,一端接GND。
  4. 晶振电路:8MHz晶振接OSC_IN和OSC_OUT,两端各配一个20pF电容到GND。
  5. 复位电路:10kΩ上拉到+3V3,100nF电容到GND。
  6. 下载接口:SWD的SWDIO、SWCLK引出。

画完之后,用软件的检查功能跑一遍,确认没有悬空的引脚、没有重复的网络名冲突。这一步花两分钟,能省掉后面PCB阶段的大量返工。

3.4 原理图检查清单:转PCB前的最后一道关

在点“转PCB”之前,我有一套固定的检查清单,建议你也养成习惯:

检查项检查内容常见问题
电源网络所有VCC/GND是否都连上漏连导致PCB开路
去耦电容每个电源引脚是否配了电容芯片工作不稳定
网络标签命名是否统一、大小写一致网络不连通
元件封装每个元件的封装是否已指定转PCB时报错
悬空引脚是否有该连没连的引脚功能缺失
元件位号是否有重复位号装配混乱

这张表看着简单,但每一条我都见过有人翻车。尤其是“元件封装未指定”,转PCB的时候软件会直接报错,或者给你一个默认封装,结果焊盘尺寸完全不对。

4. 从原理图到PCB:转换与布局的核心思路

4.1 一键转PCB后发生了什么

原理图检查无误后,点“设计”菜单里的“转换原理图到PCB”,软件会自动做几件事:把所有元件导入PCB画布、生成飞线(也就是逻辑连接关系的可视化)、建立网络表。这时候你会看到一堆元件堆在板框外面,飞线像蜘蛛网一样交叉。

飞线不是让你照着走的线,它只是告诉你“这两个点要连”。真正的走线是你自己规划的。很多人误以为飞线怎么连就怎么走,结果板子布得又乱又长。飞线的价值在于:它帮你识别哪些连接是关键的、哪些可以优化。

4.2 布局的黄金法则:先大后小,先难后易

布局决定了布线的难度,也决定了板子的性能。我的布局顺序是:

  1. 先放固定位置的元件:比如接口、按键、指示灯,这些位置由外壳或使用场景决定,不能随便动。
  2. 再放核心芯片:主控、电源芯片,放在板子中央或靠近相关接口的位置。
  3. 然后放外围元件:去耦电容紧贴芯片电源引脚,晶振紧贴芯片,复位电路靠近复位引脚。
  4. 最后放阻容等小元件:填充剩余空间。

为什么去耦电容要“紧贴”电源引脚?因为去耦电容的作用是滤除高频噪声,它离芯片越近,寄生电感越小,滤波效果越好。如果电容放在板子另一头,那根长长的走线本身就是天线,去耦效果大打折扣。这是布局里最容易被忽视、但对性能影响最大的一条。

4.3 星型接地与地平面处理

热词里出现了“嘉立创EDA如何布线星型接地”,这是个好问题。星型接地的核心思想是:所有需要接地的点,都单独走线到一个公共的接地点,而不是互相串接。这样做的目的是避免不同电路的电流在地线上互相干扰。

在双层板上,星型接地的实现方式是:在板子某个位置设一个“星点”,模拟部分的地、数字部分的地、电源部分的地,各自走线到星点汇合。但说实话,对于大多数低频、小电流的板子,铺铜(铺地平面)比星型接地更实用。铺铜能提供低阻抗的回流路径,还能屏蔽干扰。

我的做法是:双层板底层整片铺GND铜,顶层也铺GND铜但避开天线区域。模拟部分如果需要更干净的地,可以在底层单独划一块AGND区域,用0Ω电阻或磁珠在星点处和GND连接。这样既简单又有效。

提示:铺铜后一定要做“重新铺铜”操作,否则你改了走线,铜皮还是旧的,会出现短路或开路。

4.4 板框与安装孔的设置

板框就是PCB的物理边界,打样厂按这个形状切割。在嘉立创EDA里,板框画在“板框层”(Board Outline)。画的时候注意:板框是闭合的,不能有缺口,否则软件无法识别。安装孔用“焊盘”工具放,孔径一般选3mm或3.2mm,对应M3螺丝。如果孔要接地,就把它连到GND网络;如果不需要接地,就设为非金属化孔。

5. 布线实操:线宽、规则与走线技巧

5.1 线宽怎么定:电流对照表与经验值

线宽是布线里最需要“讲道理”的参数。线太细,大电流会发热甚至烧断;线太粗,占地方还不好走。核心依据是电流大小允许温升。行业里有个经验公式(IPC-2221),但新手不用记公式,直接查表:

电流(A)外层最小线宽(mm)内层最小线宽(mm)典型应用
0.50.20.4信号线
1.00.40.8小功率电源
2.00.81.5电源主干
3.01.22.3大电流路径
5.02.03.8电机、大功率

这张表是按1oz铜厚(35μm)、允许10℃温升估算的。实际设计时,信号线统一0.25mm电源线至少0.5mm地线尽量粗或直接铺铜。我个人的习惯是:能铺铜解决的电源和地,绝不走细线。

5.2 布线规则设置:让软件帮你把关

嘉立创EDA有“设计规则”设置,这是专业和业余的分水岭。至少要设这几项:

  • 安全间距(Clearance):默认0.2mm,普通板子够用。如果打样厂的工艺能力有限,可以放宽到0.25mm。
  • 线宽(Width):设最小0.2mm,默认0.25mm,最大按需。
  • 过孔尺寸:外径0.6mm,孔径0.3mm,这是最常用的过孔规格。
  • 铺铜间距:铜皮到走线的距离,一般0.3mm。

设好规则后,布线时软件会实时检查,线走得太近会变红警告。这个功能一定要用,别关掉。我见过有人为了“走得顺”把规则关了,结果板子回来发现走线短路。

5.3 手动布线的顺序与技巧

布线顺序我建议:先电源,后信号;先关键,后一般;先顶层,后底层

  • 电源线先走:因为电源线粗,占地方,先走完电源,剩下的空间再走信号。
  • 关键信号优先:晶振、复位、SWD下载线,这些线要短、要直,优先布。
  • 顶层走横线,底层走竖线:这是双层板布线的经典策略,能减少交叉,提高布通率。
  • 过孔少用:每个过孔都是阻抗不连续点,高频信号尤其忌讳。但该用还得用,别为了少打过孔把线绕得老长。

走线时有个技巧:用45度角或圆弧拐弯,别用90度直角。90度直角在高频下会产生阻抗突变和电磁辐射,虽然低频板子影响不大,但养成好习惯没坏处。

5.4 晶振、复位等敏感信号的布线要点

晶振是板子上最容易出问题的部分之一。布线要点:

  1. 晶振尽量靠近芯片,走线越短越好。
  2. 晶振下方不要走其他信号线,尤其是高频或大电流线。
  3. 晶振的两个负载电容要靠近晶振放置,接地端就近打过孔到地平面。
  4. 晶振区域可以铺铜包围并接地,起到屏蔽作用。

复位线也是敏感线,容易受干扰导致误复位。复位线要短,远离高频信号,必要时可以在复位引脚旁加一个小电容滤波。

6. 铺铜、DRC与导出打样文件

6.1 铺铜的正确操作与常见误区

铺铜是PCB设计的收尾工作,但很多人做得不对。正确流程是:

  1. 选择“铺铜”工具,在板框内画一个覆盖整个板子的区域。
  2. 设置铺铜网络为GND
  3. 设置铺铜间距(一般0.3mm)和铺铜方式(实心或网格)。
  4. 执行铺铜。

常见误区有三个:一是铺铜不接地,铜皮悬空,反而成了天线;二是铺铜后不重新铺,改了走线铜皮没更新;三是死铜不删,板子边缘一些孤立的铜皮没有连接,应该删掉或加过孔接地。

注意:铺铜和走线之间要有间距,否则短路。嘉立创EDA默认会处理,但你要确认规则里的“铺铜间距”设对了。

6.2 DRC检查:打样前的最后一道防线

DRC(设计规则检查)是软件自动检查你的板子有没有违反规则。跑DRC后,重点看这几类错误:

  • 短路(Short):不同网络的铜连在一起了,必须改。
  • 间距不足(Clearance):走线太近,可能短路或影响性能。
  • 线宽不足(Width):某段线比规则里的最小值还细。
  • 未连接(Unconnected):飞线还在,说明有网络没布通。

DRC报错不要怕,一条条看,大部分是间距问题,挪一下线就好。但短路和未连接必须清零,否则板子回来是废的。

6.3 导出Gerber与BOM、坐标文件

板子检查无误后,导出打样文件。嘉立创EDA支持一键导出Gerber,也可以直接下单。Gerber文件包含每一层的图形信息,打样厂按这个生产。除了Gerber,还要导出:

  • BOM表:物料清单,包含位号、型号、数量,用于采购和贴片。
  • 坐标文件:每个元件的位置和旋转角度,用于SMT贴片。
  • 原理图PDF:方便调试和存档。

导出Gerber时,确认层数选对(双层板就选顶层、底层、丝印、阻焊、助焊、钻孔),别多选也别少选。

7. 新手高频问题与避坑实录

7.1 原理图与PCB联动失效怎么办

热词里有“嘉立创EDA原理图选择网络联动PCB如何设置”,这是高频问题。联动失效通常有三个原因:一是原理图和PCB不在同一个工程里;二是原理图改了但没“更新PCB”;三是网络标签大小写不一致。解决办法:确认在同一工程,改完原理图后点“设计→更新PCB”,检查网络标签。

7.2 封装选错与焊盘不匹配

封装选错是新手第一大坑。比如把0603的电阻封装选成了0805,焊盘大了,焊上去难看但能用;反过来0805选成0603,焊盘小了,根本焊不上。避免方法:放置元件时看清楚封装名,转PCB后目视检查焊盘大小是否合理。嘉立创EDA有3D预览功能,转PCB后按3D视图看一眼,元件和焊盘对不对一目了然。

7.3 布线布不通的几种破解思路

布不通是常态,别慌。破解思路:

  1. 调整布局:把挡住路的元件挪一挪,往往豁然开朗。
  2. 换层:顶层走不通,打个过孔到底层走。
  3. 加宽板框:如果空间实在不够,把板子画大一点。
  4. 重新规划走线顺序:先走难的,后走容易的。

我个人的经验是:80%的布不通问题,都是布局问题。布局合理,布线是水到渠成的事。

7.4 常见问题速查表

问题现象可能原因解决方法
转PCB报错元件未指定封装原理图里补封装
飞线不消失网络未布通检查该网络走线
DRC报短路走线或铺铜重叠调整间距或删死铜
板子回来不工作电源/地漏连对照原理图逐点测通断
元件焊不上封装尺寸错误核对封装与实物
晶振不起振负载电容不对/走线太长换电容值/缩短走线

7.5 我踩过的几个真实坑

第一个坑:网络标签大小写。有次我把一个网络写成Vcc,另一个写成VCC,PCB里死活连不上,查了一小时才发现。第二个坑:铺铜没重新铺。改了走线后直接导出,结果铜皮还是旧的,短路了。第三个坑:过孔太小。设了0.2mm孔径,打样厂说低于工艺下限,做不了,只能改大重来。这些坑都不难避免,但没人提醒的话,每个都要花时间。

8. 从这块板子继续往下走

第一块板子跑通之后,你会发现很多之前模糊的概念突然清晰了。接下来可以尝试的扩展方向:把双层板升级到四层板,体验一下专用电源层和地平面带来的布线便利;学着自己画一个封装,理解焊盘、丝印、阻焊的关系;试试把板子做成拼板,提高打样利用率。

我个人在实际操作中的体会是:PCB设计这门手艺,看十篇教程不如自己画一块板子打样回来焊一遍。从原理图到实物,中间每一个环节的细节,只有亲手做过才会有体感。第一块板子不用追求完美,能跑通、能工作,就是胜利。后面每一块,都会比上一块更好。

版权声明: 本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若内容造成侵权/违法违规/事实不符,请联系邮箱:809451989@qq.com进行投诉反馈,一经查实,立即删除!
网站建设 2026/9/19 10:02:38

从零构建MedicalGPT:医疗大模型增量预训练与监督微调全流程实战

/* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views …

作者头像 李华
网站建设 2026/9/19 10:02:34

EMC检测与整改技术高级研讨:从辐射发射超标到系统性设计方法

1. 从一次辐射发射超标说起:EMC研讨班到底在解决什么问题很多硬件工程师第一次真正被EMC“教育”,不是在实验室里看波形,而是在送检当天收到一份不合格报告。我印象很深的一次,是一块24V直流供电的工业控制板,功能测试…

作者头像 李华
网站建设 2026/9/19 10:01:30

卓悦全屋智能:本地化边缘计算驱动的真闭环系统

1. 为什么“全屋智能”这个词最近总在装修群里刷屏?上周陪朋友去看精装交付的改善型住宅,样板间里没开灯,只听他说了句“客厅亮起”,顶灯就缓缓调到4000K暖白光;他走到玄关,语音刚落“打开回家模式”&#…

作者头像 李华
网站建设 2026/9/19 10:01:03

VS2015 Qt开发:ui_xxx.h类名不一致编译报错的根因与解决

/* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views …

作者头像 李华
网站建设 2026/9/19 10:00:02

BrewUI:用Tauri统一包管理与酿造流程的图形界面工具

1. 先搞清楚「BrewUI」这个名字背后藏了两拨人第一次听到「BrewUI」这个词,我脑子里弹出的其实是完全不同的两个画面:一个是在终端里敲brew install的开发者,另一个是手冲咖啡台前面盯着电子秤和温度计的人。后来在这个项目上折腾了一段时间&…

作者头像 李华