从T40EVB原理图到硬件设计：电源树、DDR4与MIPI全解析

简介：北京君正T40EVB原理图PDF，面向从事AIoT、机器视觉硬件开发的嵌入式工程师与方案设计人员。T40是面向AIoT的通用SoC，采用XBurst2双核架构并集成RISC-V协处理器，内置8TOPS算力的AI引擎，支持4K ISP和多摄像头同时输入，可用于智能安防、边缘计算等设备设计；这份EVB原理图能帮助快速理解最小系统、电源树与DDR供电方案。整包仅含1个PDF文件，压缩包约174KB，信息密度高，已有2109人学习/下载；文件为原厂EVB原理图PDF，适合放大查看网络标号与器件位号。原理图中可看到5V DC输入、0.6V基准及多路分压网络：VCC_DDR由150K/100K或150K/120K分压产生1.5V/1.35V，CPU_0V95由110K/100K分压产生0.945V，并注明兼容LN5058/ETA3486电源芯片；同时标注了CPU_3V3、CPU_1V8、CPU_0V95等多个电源轨，以及保险丝、滤波电容等关键器件。对于需要设计AIoT主板、评估T40电源管理或DDR电压配置的开发者，这份原厂EVB图能提供直接设计依据，缩短硬件评估周期。

1. 从T40EVB原理图能读出什么

北京君正T40是一款面向智能视频应用的四核SoC，集成ISP、AI加速器和多路MIPI-CSI，常在IPC和AIoT主控板上出现。T40EVB原理图是这颗芯片官方评估板的全套电路设计文件，它把最小系统、电源树、DDR、以太网、SD卡、USB、音频和摄像头接口以明确的网络连接关系呈现出来。拿到这份原理图，硬件工程师可以快速确认T40的上电时序、时钟配置和IO复用，也可以直接照抄参考设计做第一版主板。新手适合用它在原理图和芯片手册之间建立映射，老手则可以拿它对照检查自己的设计遗漏，比如去耦电容数量、端接电阻阻值和电源分区。这张图不只是一堆符号，而是一份可执行的硬件设计基线。

2. 先把T40EVB的整体框架拆开：电源树、时钟与复位

2.1 电源树：多路DC-DC和LDO的层级关系

北京君正T40的电源域比普通MCU复杂得多。EVB上通常由一个12V适配器输入，经过前级DCDC转换为5V和3.3V，再产生内核、DDR、IO、模拟等各路供电。常见做法是采用SY8089或MP2143这类小封装降压芯片，每一路的开关频率都设计在1.4MHz以上，以减小电感体积和纹波。你在原理图里会看到核心标记为VDD_CORE的电源网络，它直接连接到T40的电源引脚，通常要求0.8V到1.2V之间，具体电压由PWM控制器或电源管理IC通过I2C调整。EVB上一般不会用可调的PMIC，而是用固定电压加反馈电阻微调。

需要特别注意的是模拟电源AVDD和VDD_MIPI，它们往往从同一路DCDC出来后再用LDO隔离。原理图中常见的做法是每路模拟电源串一个磁珠，磁珠后面放2.2uF和0.1uF去耦电容。如果直接用0欧电阻替代磁珠，虽然DC阻抗更低，但高频噪声会在模拟域和数字域之间串扰，导致MIPI信号眼图变差。我一般会根据T40 datasheet推荐值检查每个电源引脚旁边的电容数量，比如每个电源pin至少有一个0.1uF，靠近ball放置。

下面列出EVB电源树的关键节点检查表：

这张表不是让你死记，而是用来核对EVB原理图的。很多自称“最小系统”的板子去掉AVDD的隔离磁珠，确实能跑系统，但ISP出图会有水波纹。所以关键路径不能省。

2.1.1 上电顺序的指定网络

T40要求VDD_CORE、VDD_DDR、VDD_IO之间满足一定的上电顺序，一般用PMIC的时序控制脚或者RC延时实现。EVB原理图里你会看到一组命名为PWR_EN、CORE_EN、DDR_EN的信号。它们通过一个电源监控芯片或三极管电路控制各路DCDC的使能脚。检查时重点看CORE_EN是否由DDR电源的PG引脚拉高，这能保证DDR先上电再让核心上电。如果EVB用的PMIC支持软件配置，那么原理图上会标注I2C地址和上电状态寄存器，硬件工程师需要配合驱动确认默认配置。

2.2 时钟网络：24MHz晶振和PLL锁相环的分配

T40的主时钟通常是一个24MHz无源晶振，并联两个12pF左右负载电容。EVB原理图里晶振区域一定会标CLK_OUT、XTAL_IN和XTAL_OUT。这里不要只看晶振本身，还要看它后面连接的时钟缓冲器。T40内部有PLL锁相环，从24MHz倍频得到各个模块的时钟，但以太网、MIPI等高速外设往往需要额外的REF_CLK。有些EVB会专门给以太网PHY配一个25MHz晶振，给USB配一个24MHz或19.2MHz振荡器。

时钟部分最常见的坑是晶振并联电阻。无源晶振在EVB上通常会并联一个1M欧的反馈电阻，用于稳定振荡。如果照抄时漏掉，可能出现低温起振困难。原理图上晶振负载电容的容值要和datasheet要求一致，不要因为手头有20pF就乱换。差分时钟比如MIPI的CLK和以太网的差分对，要注意串阻和电容位置，EVB上一般靠近接收端放置0欧电阻或小电容做阻抗匹配。

2.3 复位：不要只盯复位按键

EVB原理图上的复位电路不只是按键和上拉电阻。T40有多个复位域：主复位、DDR PHY复位、MIPI PHY复位。常见做法是采用MAX809之类的电压监控芯片，在VDD_IO没有达到阈值时拉低主复位。EVB原理图里你会在复位引脚附近看到RC延时电路，RC时间常数决定了复位移除时刻。我一般用示波器量RST_N脚的上电爬升时间，如果太快，可以用一个10k电阻加0.1uF电容把复位拉低时间延长到10ms以上。DDR的复位脚则连接到DDR电源监控的PG信号，保证DDR PHY电压稳定后再释放复位。

3. 核心接口电路：DDR4、MIPI-CSI、以太网与USB/SD

3.1 DDR4原理图：地址线等长和端接电阻

北京君正T40EVB原理图上的DDR4通常采用单颗2GByte颗粒或双颗1GByte颗粒。对照原理图时先分清地址线、数据线、控制线三组。地址线和控制线一般经过10到22欧的串联电阻连到DDR颗粒，数据线的DQS差分对需要并联100欧差分端接。EVB原理图里会标注VTT电源，用专门的LDO从VDD_DDR产生0.6倍电压给端接电阻供电。如果VTT电源纹波大，DDR读写容易随机报错。

布线要求先看原理图没用，但原理图里的拓扑能告诉你BGA扇出方向。T40主控侧地址线按fly-by拓扑串接，数据线按点到点连接。原理图上每条地址线的串联电阻必须放在驱动端附近，也就是T40一侧。如果把电阻放在颗粒附近，信号反射路径就变了。DDR4的DQS差分对还需要加一个0.1uF电容在接收端对地，作为共模噪声泄放，这个电容在EVB原理图上看不到也不要奇怪，因为很多参考设计把它省略了。

3.1.1 从原理图导出网表检查DDR连接

很多工程师直接在原理图里肉眼找连接错误，效率低。我一般会用Cadence或KiCad导出网表后，用Python脚本检查关键网络。下面这段脚本能从CSV网表中筛选DDR相关的电源网络和关键信号，检查是否有悬空引脚。

import csv with open('netlist.csv', 'r') as f: reader = csv.DictReader(f) nets = {} for row in reader: net = row['net_name'] pin = row['pin_designator'] if 'DDR' in net or 'VDD_DDR' in net: nets.setdefault(net, []).append(pin) for net, pins in nets.items(): # 至少两个引脚，否则该网络悬空 if len(pins) < 2: print(f'ERROR: {net} only has {pins}')

脚本逻辑很简单：按网络名分组，统计每个DDR网络的引脚数。如果某个电源网络只有一端连接，多半是漏了去耦电容或端接电阻。你也可以把电阻、电容元件单独过滤出来，用网表检查VTT网络上的0.1uF去耦数量，这一步在评审EVB改版时非常有用。

3.2 MIPI-CSI摄像头接口：差分对和供电

T40EVB会提供四路MIPI-CSI输入，每路包含一对差分时钟和三对以上差分数据线。原理图里关键的是PHY的供电和信号串阻。MIPI信号线上通常会放0欧串联电阻，作用不是阻抗匹配而是调试隔离。如果摄像头不通，可以断开这些电阻用飞线排除问题。EVB原理图中MIPI座子电源脚旁边会有一个小LDO或DC-DC给摄像头供电，常见电压是2.8V和1.2V，并且带负载开关。这个负载开关的控制信号往往接到某个GPIO，软件需要把该GPIO设为输出高电平后摄像头才有电。

MIPI信号涉及高速差分，等长误差要控制在50mil以内。EVB原理图上会标注差分对名称，比如MIPI_TX0_CLKP/N。布局布线时，这两根线必须从同一个BGA扇形区引出，中途不要换层超过两次。还有一点：MIPI的REFCLK不是同轴电缆，它也是差分信号，有些新手把clk和data做成不等长，导致摄像头初始化成功后取图花屏。EVB原理图的网络标号会写清P/N，焊盘顺序也要对着连接器规格书数一遍，漏掉一个地脚会导致信号回流路径拉长。

3.3 以太网与USB/SD：隔离和ESD

EVB上的以太网PHY常用裕太微YT9218NH或瑞昱RTL8153B类芯片。原理图里PHY的MDI接口会连网络变压器，变压器的中心抽头通过电阻和电容接地。这里要注意：EVB原理图的变压器次级到RJ45之间还要放共模电感，并且RJ45外壳地通过1M电阻和2kV电容连到系统地。这样做可以过静电测试。很多自绘板子为了省成本省掉共模电感，结果是网口丢包率在长距离下明显上升。

USB和SD卡电路的关键是ESD保护和电源滤波。USB差分线D+/D-要用ESD二极管，通常选低电容小于0.5pF的型号。原理图中SD卡座的数据线也会加ESD保护，并且卡座插入检测脚要接上拉电阻到VDD_IO。SD卡供电一般由一个负载开关控制，卡插入时再上电，避免热插拔瞬间造成卡损坏。EVB原理图里能看到SD_PWR_EN连接GPIO，软件控制这个脚的动作顺序是先上电再复位SD卡。

4. 从EVB原理图到PCB布局：约束、布局与信号完整性

4.1 读懂EVB的原理图标注，提取PCB约束

官方EVB原理图不只有连接关系，页面边缘通常有注释框，写明差分阻抗要求、等长规则、电源平面分割区域。这些注释和DDR布线建议直接决定了PCB能不能跑稳定。T40的DDR4信号要求阻抗控制50欧单端、100欧差分，MIPI要求100欧差分。EVB原理图里可能没有直接标阻抗，但你可以从DDR4颗粒的型号和主控BGA pitch推出叠层方案。常见4层板做不了DDR4高速信号，EVB用的是6层以上，第三层完整地平面、第一层信号、第二层电源、第六层信号。抄板时不要盲目把层压改成4层，否则串扰和阻抗不连续会冒出来。

4.2 用EVB的器件布局做参考，但别照抄坐标

EVB原理图对应一份PCB版图，但只有原理图时我们要自己重新布局。推荐的做法是保留EVB原理图中的电源分区和接口位置关系：DDR靠近主控BGA，MIPI座子在板边，以太网变压器在网口和PHY之间。参考坐标没意义，因为你的外壳和固定孔不一样。关键是继承“顺序”。T40的电源走线要从输入接口进来到DDR附近再分支，不要先穿过CPU底部再绕回去，那样瞬态电流会形成大环路。

去耦电容的布局要看引脚在BGA的位置。每两个电源ball附近放置一个0.1uF电容，过孔要打在电容焊盘旁边，走线先过电容再到芯片电源脚。EVB原理图里电容网络标号往往和芯片电源脚同名，比如VDD_DDR_3，这就意味着这个电容专门服务第3组DDR电源脚。查原理图时如果看到电容网络名是VDD_DDR而不是具体分组，说明设计者用的是公共网络，这时候要靠布局经验来保证就近。

4.2.1 电源平面分割的一个实用技巧

多路电源在同一层分割时，要避免走线跨过岛。EVB原理图上的AGND和GND虽然网络名不同，在PCB上往往通过磁珠或0欧电阻单点连接。如果你在换层时把MIPI信号的参考平面跨到分割线上，返回电流会被迫绕行，产生共模噪声。我一般会要求PCB工程师把MIPI信号的参考平面（第二层）在对应区域做成完整GND，不要布置DDR的VTT铜皮。

4.3 信号完整性的快速检查方法

拿到EVB原理图之后，不用急着送P板，先用仿真或者经验规则扫一遍。DDR4时钟的差分对内置端接在颗粒内部，外部不需要额外端接；DQS差分对需要100欧。MIPI数据对之间的等长可以用标准公式计算：PCB走线速率约为6mil/ps，若要求40mil的差分对内部偏差，就是大约6.7ps。这个量级和EVB原理图上串阻的误差一样需要控制。

下面是一个用Python估算走线延时的简单工具，输入走线长度即可得到估算值：

def trace_delay_psec(length_mil): # 6mil/ps 是FR4内层走线的典型传播速率 return length_mil / 6.0 for pair in [('clk_p', 1200), ('clk_n', 1230)]: print(pair[0], round(trace_delay_psec(pair[1]), 2), 'ps')

参数说明里要强调6mil/ps不是所有层都适用，表层会快一些，但用于初算足够。实际调试时，看眼图比算延时更直接。

4.4 从原理图到PCB的检查清单

原理图评审完成后，输出一份网络表交给Layout工程师前，我一般会先做三个检查：

1. 电源网络检查：用网表比对所有电源引脚的去耦电容数量，T40的每个电源脚至少保证一个0.1uF，高速接口PHY的电源脚需要2.2uF和0.1uF各一个。
2. 时钟和复位的网络拓扑：确认时钟缓冲器输出端的串阻靠近源端，复位电容和电阻的时间常数符合至少5ms要求。
3. 连接器的机械位置：EVB原理图里RJ45、SD卡座、MIPI连接器的方向要和结构堆叠一致，否则后面改板成本极高。

此外，关于DDR端子电阻的布局：EVB原理图里的VTT电阻不要放在DDR颗粒背面，因为那样会造成端接之后到颗粒焊盘之间的stub过长。把VTT电阻放在颗粒同一面靠近端接位置，SMD尺寸要用0402以上，不要用0201，因为功率有一定要求。

5. 上电调试与原理图改版：验证你读懂了EVB

5.1 用万用表先过一遍电源网络

EVB原理图拿到手，焊接完第一块板，上电前先测所有电源网络对地阻抗。用万用表蜂鸣档测3.3V和GND之间，理论上应该有几十欧以上，如果接近0说明短路。更准确的做法是测电源网络和核心电源之间的二极管压降，比如VDD_CORE对地测0.4V左右，说明内部二极管存在。EVB原理图里每路电源都会标注测试点，这些测试点不只是好看的，它们是让你用万用表表笔去量。先测阻抗，再上电，能减少炸板风险。

上电后用热成像仪或者用手触摸主控和电源芯片，温度异常高一般是LDO压差太大或者去耦电容焊反。电容焊反在钽电容上会冒烟，但陶瓷电容短路时测不出来，要靠网表和BOM核对封装。

5.2 示波器验证上电时序和DQS差分对

EVB原理图标注的时序参数要和T40 datasheet对上。示波器用两个通道同时量VDD_DDR和VDD_CORE的爬升曲线，确认DDR先稳定，CORE再上升。如果发现VDD_CORE上升过快，检查CORE_EN使能延迟是否够。另一个关键量是DDR的DQS差分对，在DDR训练阶段用差分探头量波形，幅度应该满足数据手册要求。通过EVB原理图找到DQS差分电阻的位置，直接把探头点在端接电阻两端，比去刮BGA网络方便。

如果DDR训练失败，先查VTT电压是否等于VDD_DDR的一半。用万用表量VTT网络，如果偏差超过2%，就要检查反馈电阻分压精度。再不行就查DDR地址线的串阻阻值是否和EVB原理图一致，有些工程师把10欧换成33欧，信号边沿变缓导致时序裕量不足。

5.3 快速定位EVB原理图与芯片手册的差异

拿到一份来源不明的北京君正T40EVB原理图，不要默认它是正确的。我的做法是把原理图的每一页导出成PDF，再用文本搜索工具（比如pdftotext）提取网络名，和datasheet里推荐的电源引脚列表做对比。下面是一个shell指令，从PDF中提取文本并查找特定引脚名：

pdftotext T40_EVB_schematic.pdf - | grep -A2 -B2 "VDD_CORE"

grep的上下文参数-A2和-B2会同时打印匹配行前后的内容，方便看网络名周围连接的电阻电容编号。这个方法也能检查是否有重复网络标号，原理图设计师偶尔会漏改网络名导致短路。

另一个技巧是检查EVB原理图的版本号。芯片原厂会更新参考设计，改动点可能是DDR端接电阻值或者MIPI的串阻。你手中这张图的版本往往在首页标题栏里，对照采购物料BOM的日期，如果版本过旧，新芯片步进可能有兼容问题。做第一版时尽量按照最新EVB资料来。

本文还有配套的精品资源，点击获取