开关电源EMC的根在PCB布局和变压器设计，附整改经验

搞开关电源这套的人，应该都经历过下面这种场面：原理图改了一版又一版，电感选型换了好几家，结果样机拉到实验室一测，传导干扰压着线过，辐射干脆直接超标十几dB。更头大的是，换了输出电容、加了共模电感、调了吸收参数，花了几天时间整改，最后还是靠屏蔽罩和磁珠硬糊过去的。这种经验我也有过，而且踩的坑越多越明白一个事——开关电源的EMC问题，七成以上在PCB布局和变压器设计上就已经注定了，后面做的都只是在打补丁。

这篇文章不会去复述EMC测试标准的表格，也不会教你怎么找关系“送样打点”。我想聊的是，作为电源工程师，怎么在画板子和定变压器的时候就把EMC留好余量，以及测试不过关时，怎么沿着PCB和变压器这两条主线去把问题真正挖出来。适合正在做反激、正激这类隔离式开关电源的硬件工程师，特别是那种“功能调通了但EMC怎么都过不了”的朋友。

1. 先把EMC这件事拆开：干扰是怎么来的，又是怎么出去的

1.1 干扰源的本质：dV/dt和di/dt才是万恶之源

开关电源和线性电源本质上的区别就在一个地方——它用开关管去斩波，把直流变成高频脉冲。而这个“斩”的动作，就是所有电磁干扰的总源头。

以最常见的反激式开关电源为例，MOS管开关的时候，漏极节点电压在纳秒量级内从0V直接干到几百伏，这个电压变化率dV/dt通常能达到5V/ns甚至更高。有dV/dt，就意味着这个高频电压会通过寄生电容对外耦合出位移电流；同时，原边回路里流过的脉冲电流，di/dt也在几百A/µs的量级，它会通过磁场对外耦合，在附近的导体内感应出电压。

这两个物理量才是EMC问题的真正爹妈。所以你会发现，EMC整改时那些所谓“有用”的操作——比如换更慢的MOS管、加大栅极电阻、调整吸收电路——本质上都是在把dV/dt和di/dt往下压。但这里有个悖论：开关速度慢了，开关损耗就上去了，效率就下来了。所以最高明的设计，从来不是靠把开关变慢来换EMC的，而是让这些高频信号在源头附近就被消化掉，不让它们在外面乱跑。这就直接引出了PCB布局和变压器的活儿。

1.2 共模电流的完整回路：它到底去哪儿了

很多朋友对差模干扰很熟，对共模却总是模模糊糊：测试仪器显示的超标信号到底是哪种？要回答这个，先得把共模电流的路径画出来。

差模干扰是在两根线（火线、零线）之间来回流动的，它和正常工作电流有点像，只是频率很高。而共模干扰不一样，它是火线和零线同时相对大地流动的电流。关键问题来了：共模电流必须有一条从干扰源流向远端低电势点（通常是参考地），然后再绕回来的完整通路。

我们举个反激电源的典型场景。MOS管漏极上的高频dV/dt波形就像一根“天线发射端”，它的能量会通过三个常见的寄生电容往外“漏”：

• 一是MOS管自带的漏极到散热片之间的电容；
• 二是变压器原边绕组与副边绕组之间的层间电容；
• 三是变压器磁芯对PCB走线的分布电容。

这些高频电流被“泵”到副边侧之后，会顺着输出导线跑到负载，然后通过负载对地、或者输出线缆对地的寄生电容，流到大地。到了大地之后呢？对，它流回LISN（线路阻抗稳定网络）的接地端，再顺着LISN流进电源输入线，最后绕回原边。这就是热搜词“EMC共模电流最终回到哪里”的完整答案。

这也就解释了为什么Y电容（跨接在原边与副边之间的安规电容）这么重要。因为Y电容就是给共模电流搭了一根主动的低阻抗导流通道，让次级侧的共模电流可以直接跳回原边，不走LISN那条路，最后在LISN上看到的共模干扰就小了很多。而共模电感呢，则是串在输入线上，用它共模高阻抗的特性，把想流经过LISN的共模电流堵在门外。

1.3 为什么大锅最终让PCB和变压器背

明白了干扰和路径之后，你会发现两个关键的“放大器”都落在PCB和变压器上。

• PCB的问题在于它是高频电流的载体：环路面积越大，辐射出去的磁场越强；走线阻抗越高，高频压降越明显；地平面不完整，共模电流就会寻找各种意想不到的回路。
• 变压器的问题在于它是近场耦合的重灾区：它既是能量传递部件，又是天然的电容耦合器。原副边之间、绕组与磁芯之间、层与层之间，寄生电容全塞在一个几立方厘米的磁芯元件里。

很多人在测试不过的时候，第一反应是怀疑外面的干扰，实际上，干扰的源头就在自己的板子中心那几平方厘米的区域。所以后面两节，我会把PCB布局和变压器设计分别掰开揉碎讲。

2. PCB布局：EMC的第一道防线，也是最后一道

2.1 热回路压缩法：反激电源布局的第一原则

做反激电源，Layout第一课学的就是“热回路”的设计。但这词翻译得其实不太形象，应该叫“高频脉冲电流的环路面积最小化”。

什么叫热回路？以原边MOS管开通瞬间看，电流路径是这样的：输入滤波电容→变压器原边绕组→MOS管D极→MOS管S极→回到输入滤波电容的负端。这个电流是脉冲性质的，不是正弦波，里面有丰富的谐波成分。如果这个环路面积很大，环路就等效成一根发射天线。环路面积翻倍，辐射强度几乎就是线性增长。所以布局的关键，是把输入电容、变压器、MOS管这三个原边关键器件放在一个贴脸三角形内。

我常用的具体操作是这样的：

1. 输入电解电容尽量靠近变压器的原边引脚，然后用一个小的薄膜电容（比如100nF/630V）再就近跨接在变压器和MOS管附近，让高频电流走小电容近路，而不是绕去电解电容。
2. MOS管摆在与变压器原边绕组最近的“6点钟方向”，让D极走线最短。D极到变压器的线宽别抠抠搜搜，至少1mm起步，条件允许直接铺铜。
3. 源极电阻如果要用来做电流检测，一定要放在紧贴MOS管S脚的位置，别为了布局美观拉到20mm之外，那等于把额外的寄生电感送进放电回路。
4. 每个“热循环”的末端要用过孔或者直接短接回输入电容地端，不能让它多绕半圈才回家。

这一招，看起来简单，实际对传导和辐射的改善效果极其明显。之前我一直说“反正后面可以调”，但后来实测过一次同样的原理图、两版不同的布局，辐射超标那一版的热回路面积大概比改好的那版大了3倍，最终结果是差了差不多12dB。这12dB你是补不回来的。

2.2 接地策略：单点接地不是万能神话

关于开关电源的“地”，我见过很多晚辈在设计时犯同一个错误：觉得只要把“地”大面积铺满就是好的，或者反过来觉得单点接地是对的。这两种思维都太粗糙了。

先要明白开关电源里的地不是一个大水池，而是有高低频之别。对高频干扰来说，“地”不应该是零电位点，而是电流的返回路径。如果返回路径被拉得很长，地就变成了天线的一部分。

我的经验是按功能和频段划分地：

• 功率地（高压侧）：输入电容负极、桥堆负极、MOS源极、控制芯片的GND，这个区域用一小块铜皮聚合起来，形成功率回流的“市中心”。再通过单点这一点，连接到其他地方的地。
• 控制地（低压侧）：控制芯片的地、分压电阻的地，单独走回芯片，再统一连接到功率地的单点位置。
• 信号地（输出侧）：光耦副边、TL431这类的地，单独布置，连接到输出电容的负极。

有人可能会问：为什么不全铺？原因很简单，铺铜不是目的，控制回流路径才是。如果在高压区域大面积铺地铜，它会从MOS管的源极、变压器的原边地端附近“吸收”各种高频回流电流，这些电流在这个大铜皮上流动的时候，又会产生新的压降和磁场，反而容易影响控制芯片，把波形搞脏。当你真正理解了地是高频电流的通道之后，就会发现其实没有“好地”和“坏地”，只有“回流路径清晰”和“回流路径混乱”的区别。

2.3 AC输入到310V直流母线的间距：安规红线，别当耳旁风

热搜里面提到“开关电源整流后310v间距要求”，这其实是一个非常实战的问题。220Vac输入经过整流桥之后，母线电压是约310VDC（311V左右）。在PCB布局上，这条310V直流母线和它周围节点之间的距离，不只是EMC的问题，更是安规问题。

很多工程师开关电源做得多了，容易有一种“我板子上电压也不高嘛”的错误感觉。310V直流，加在几毫米的铜箔之间，平时没事，但脏污、凝露、一次浪涌打进来说不定就拉弧了。爬电距离和电气间隙在GB 4943/IEC 62368里是有硬性要求的，通常是：

• 电气间隙（Clearance）：对310V直流基本绝缘，海拔2000m以下的环境中，一般要求≥2.5mm；加上污染等级和过电压等级的修正曲线后，很多大厂内控标准会直接干到3mm甚至3.5mm。
• 爬电距离（Creepage）：需要根据材料的CTI等级来判断，在污染等级2条件下，普通FR-4基材（CTI值为175~250之间）跑310V的爬电距离要求可能在3.2mm以上，如果材料组别差，要的更狠。

这里的操作空间在于：爬电距离沿绝缘材料表面走，所以你可以开槽（U型槽）来增加路径长度，这是常规操作，又平又实用；而电气间隙要求器件的物理最近距离，开槽没用。在布局时，千万别为了把板子做小，把310V母线上的走线和低压控制走线贴得太近。我自己的板子宁可尺寸大一点，高压侧和低压侧在Layout上也要留5mm以上空间，一个简单粗暴但对直流母线特别实用的策略。

2.4 地平面切割、散热铜皮和涡流损耗的取舍

接下来说一个很多工程师容易忽略的细节：铺铜与涡流损耗的关系。PCB上的铜箔不是理想导体，高频磁场穿过它时，铜箔里会产生涡流，涡流会产生损耗，同时也会反过来削弱磁场、影响周围的电流分布。这在紧跟MOS管、变压器的区域特别明显。

具体到反激电源，变压器的漏磁通会穿透正下方的PCB铜皮，如果你在那一块铺了大片地铜，漏磁通在铜里感应出的涡流会带来几方面影响：

• 一是局部发热，铜皮温升上去了；
• 二是涡流产生的反磁场，可能导致局部损耗增加，让效率变低；
• 三是这种涡流回路经常是不受控的，它本身也可能变成新一轮干扰源。

所以我的经验是：变压器正下方投影区域，不要做成大块实心铜皮，尽量做网格铺铜或者留空。如果需要散热，可以选择用散热片去加在磁芯上，或者把该区域的铜皮切分成小块、通过细走线连接，而不是弄成一大片。同理，MOS管附近有大面积铜皮虽然散热好，但同样会承担不少高频涡流损耗。要不要铺铜，得在热和EMC之间做权衡：先保证热问题不严重，再考虑磁耦合的问题。

3. 变压器：EMC的最后一块遮羞布

3.1 变压器里的寄生电容，才是共模噪声的主要通道

很多朋友觉得变压器只是一个电感的载体，错了。变压器其实是一个大号的电容阵列：原边绕组和副边绕组之间是电容，每一层之间是电容，绕组和磁芯之间也是电容。

对反激电源来说，最致命的是原边绕组到副边绕组的跨绕组分布电容Cps。MOS管漏极的dV/dt会直接通过Cps往副边注入共模电流。这个电流如果在次级侧没能被Y电容及时“捞回”原边，它就会通过输出线缆流向负载、流向大地，进而在LISN上被读到。所以，变压器设计在很大程度上决定了共模电流的“起步价”。

降低Cps，常规思路有这么几条：

• 增加骨架的绝缘层、插一层绝缘胶带，拉开原副边的物理距离；
• 采用分段绕法，把原边绕组分两段，副边夹在中间（三明治），三明治结构呢，能降低漏感、提高耦合，但它实际上是增大了原边和副边之间的接触面积，Cps不一定变小，反而可能变大。这就需要靠屏蔽层来换。
• 加屏蔽绕组：在原边和副边之间插一层铜箔或密绕的屏蔽绕组，并且把它接到一个固定的安静电位上（一般是原边地端）。这一点很关键，相当于在充电电容两边加了一个等价隔板，把耦合电流直接导走。

3.2 绕法结构与干扰的博弈：三明治、分段与屏蔽

很多教科书会把“三明治绕法”推广成最优解，因为它的漏感确实能压得很低，对效率和MOS管应力都有好处。但三明治绕法对EMC来说并不一定是好事，原因我在上面提到了：它让原边与副边的相对耦合面积变大了，跨组电容也跟着变大。

所以，在反激变压器设计的时候，得同时权衡漏感和Cps两个指标。我个人的经验是这么做的：

现实情况里，我们通常会选择“两段原边、中间夹副边”的经典三明治结构，然后靠屏蔽层和Y电容去解决Cps增大带来的共模问题。如果你的电源设计要求成本严苛，不愿意用屏蔽层和Y电容，那就得放弃一点耦合，绕成“顺序绕法”，让漏感去吸收应力，用RCD电路去消化它。没有哪个方案是完美的，一切取决于你的初始设计权衡。

关于屏蔽层接地，再多说一句：屏蔽层的引线一定要短粗，直接接到原边的初级地。如果屏蔽层悬空或者通过细走线绕一圈回到地，那屏蔽效果会大打折扣，因为高频时那根长引脚本身就是电感，等于是把导流通道的阻抗变大了。

3.3 变压器与PCB的协同：引脚定义也是EMC设计

变压器在PCB上的位置和引脚映射，很多新人会直接照着原理图网络表连线。但实际上，变压器针脚的排布决定了你“热回路”能走多小。

举个例子：反激变压器，原边绕组的两个引脚，一个接输入母线，一个接MOS管的D极。那我希望接MOS管D极的引脚和MOS管在物理上是靠近的那一侧，这样原边绕组的输出极到MOS管D极的走线可以很短。反过来，如果原理图上这两个引脚顺序反了，或者骨架设计时把D极引脚放在了变压器远端，那么D极走线就要在PCB上绕一大圈才能接回MOS管，环路面冲直接起飞。

同样，副边绕组的引脚和输出整流二极管的位置也要协调。整流二极管的阳极应当尽量靠近副边绕组的抽头引脚，输出电容正极靠近二极管阴极，输出电容负极直接回到绕组中心抽头，这样次级的高频环流也一样被控制在一个很小的局部。

考虑到很多电源工程师是在和供应商对接变压器，最好在变压器需求书里就把引脚定义附上Layout建议图。别觉得这是别人家企业的事，这一张图能省下后面至少两轮PCB改版的沟通成本。

4. EMC不过关时怎么排查：从频谱图反推问题源

4.1 传导干扰：看频段，判断是差模还是共模

传导干扰测试范围一般是150kHz到30MHz。拿到传导频谱图时，先别急着乱换器件，先看超标频段。

• 150kHz到2MHz这一段，往往是差模干扰的主力。源头通常是输入电流的断续脉冲，由输入滤波电容网络没做好而导致。解决手段：加大差模电感、增加X电容容量、调整整流桥后输入电容的大小。

• 2MHz到10MHz这一段，一般是原副边开关动作的基频和谐波通过共模路径往外漏。这时候要重点检查变压器屏蔽、Y电容参数，以及原边MOS管的振铃。我遇到过很多次，超标点正好在那个频率附近，用示波器看MOS管D极波形时，叠加了一个2到3MHz的振铃，然后顺着振铃源头一查，不是RCD吸收回路的位置放太远，就是RCD的电阻选的太大导致关断振铃没被压下去。

• 10MHz到30MHz这一段，多数是开关瞬态的高次谐波。重点关注MOS管的开通关断速度、栅极电阻阻值、二极管的反向恢复特性。如果在这一段超标，会优先把次级整流二极管换成反向恢复快的，或者在二极管两端并联RC吸收。

我不能否认，有时候传导超标是由很多因素叠加导致的，但频谱分段法能让我们不瞎折腾。一家家试器件，你真的耗不起那个时间。

4.2 辐射干扰：天线在哪端，先找“最大功率点”

辐射测试一般是30MHz到1GHz，比传导难调得多。辐射超标的本质一定是板上某个环路变成了天线。而最典型的天线环路，就是我在第二章反复强调的热回路和次级整流回路。

辐射超标时，一个比较好用的排查办法是“电场探头+频谱仪”在上板做扫描。先把探头放在板子附近扫一圈，确定磁场最强的点位和辐射最强的频点。通常你会找到这么两个地方：

• 变压器本身的磁泄漏区；
• MOS管和二极管构成的脉冲电流环路。

如果是变压器磁泄漏，可以尝试加磁芯屏蔽罩、改变磁芯材料、调整变压器的绕组结构。如果确认是环路辐射，那大概率还得回到布局优化。我见过不少工程师在测完辐射之后的第一反就是“加个屏蔽罩”，我要说的是：屏蔽罩只能治标，它把辐射关在罩子里，但环路里的高频电流依然存在，传导干扰还在。而且屏蔽罩成本高、装配麻烦，能不开这口子就不开。

4.3 帮一个朋友整改反激电源的经历，踩过的坑都在这

去年帮朋友看一款12V/1A的适配器，那板子功能全部正常，但传导在1.8MHz附近超了5dB，辐射在78MHz附近也有一个尖峰冒头。

我先按传导的频谱直觉去处理：把输入差模电感从10mH换到15mH，结果1.8MHz的尖峰一点没动。这时候我意识到这不是差模的问题，于是检查了Y电容。发现Y电容被放在了PCB的远端，从次级地焊盘拉到初级地焊盘，中间走线超过了20mm，且穿过了一个没铺铜的区域——这对Y电容来说等于形同虚设。重新把Y电容挪到变压器一侧，让它的两个引脚通过短且粗的走线连接原副边地之后，传导尖峰直接掉了8dB。

辐射78MHz那个尖峰，用近场探头扫下来，最大磁场点居然在输出整流二极管的回路区域。原来的次级整流回路确实大了：整流二极管距离变压器副边引脚有15mm远，而且输出电容又放在了二极管下方、绕了一个U字形回流。把输出电容重新布局到二极管阴极和变压器地引脚之间，让回路面积压缩到原来的四分之一，辐射自然也就压下去了。这颗是经典例子：看似玄学的EMC问题，最后全都能落实到布局尺寸上。

5. 设计初期就该考虑的事情：少走弯路才是最短路径

5.1 新项目启动时的EMC自查清单

把EMC当成测试阶段的问题去处理，是一种被动挨打姿态。真正的做法是，在设计初始接一条自查清单，下面这些是我自己项目里用的，分享出来做个参考：

• 电源主功率环路面面积是否压缩到了最小，尤其是MOS管回路和整流管回路；
• RCD吸收、栅极电阻、放电电路这些小环路是否紧贴管子本体；
• Y电容是否紧挨着变压器，并且走线尽量短；
• 原副边地单点连接的位置是否在合理区间，有没有让共模电流形成意外的大环路；
• 输入LISN端的X电容和共模电感位置是否靠前、是否直接跨接在输入端子附近；
• 有无高频电流流经大铜皮形成涡流损耗的坑。

如果这些点都是从布局初期就考虑了的，后面测试的通过率会高很多。我在做第三代反激电源平台的时候，能在板子回来后一次通过传导和辐射，靠的全是这个清单。

5.2 用一个不算标准的标准，给PCB尺寸“松绑”

很多朋友做适配器、做块式电源，都遇到过结构限高、板子面积限死的难题。在这个大前提下，EMC设计几乎就是戴着镣铐跳舞。但我还是想说一个实实在在的体会：当你必须在尺寸和EMC之间取舍时，优先保证功率环路附近区域的开阔度。

比如，在输出电容和变压器之间留出多一点空间，让布局不用硬挤成一团；在输入X电容和共模电感之间不要安排其他走线穿过，保证这个滤波网络一线排开。这些位置哪怕总面积大上两个指甲盖的大小，也基本不会影响外壳设计，但会让EMC表现提升一个档次。相反，如果硬把输入滤波网络挤成了一坨，后面整改时常常会因为找不到布线空间而抓狂。

做开关电源这行，EMC不是一门“会了就通关”的学科，它更像是连环套。电流不饶人，谐振不听话，但只要顺着PCB上的电流路径去思考，顺着变压器的电容耦合去追查，大多数问题都是有解的。我自己这几年最大的体会就是，别迷信某一个“神器”器件，多花时间看布局和变压器，这两个地方才是电源EMC的根。等你哪一天也发现“整改半天不如重新摆一摆”，那你基本上也就是入门了。