威尔金森功分器设计实战：1.1~1.6GHz频段从理论到实测调试

干这行这么多年，威尔金森功分器大概是我见过最典型的“看着简单、做起来翻车”的电路。原理图就三条线加一颗电阻，新手半天能画完，可一到矢网上测S参数，不是谐振点偏了，就是隔离度差得离谱，再不然两路幅度差超过0.5dB。前阵子刚做完一个1.1~1.6GHz的功分器，从理论计算到PCB布局再到实测调试完整走了一遍，把过程中那些真正影响成败的细节整理出来，正好对应这篇“手把手”的承诺。

先说清楚这个频段和器件本身的价值。1.1~1.6GHz覆盖了GNSS导航、北斗B1/B2、L波段卫星通信和一部分雷达/航电应用，属于射频里非常“热闹”的频段。而威尔金森功分器作为三端口功率分配器件，最大的特点是输出端口之间有隔离电阻，两路信号互不干扰，端口匹配也做得好，这决定了它在天线阵列馈电、本振分配、收发链路信号采样这些场景里几乎是首选拓扑。这篇文章适合正在做射频板卡、需要对信号做等幅同相分配的工程师，也适合刚接触微波电路、想搞懂“理论到PCB布局”全链路的学生。我会按照实际设计顺序，把频段和原理、指标与板材选型、阻抗和线宽计算、原理图仿真、PCB布局、实测调试这六个环节逐一拆开，重点讲那些仿真软件不会告诉你的判断依据和经验细节。

1. 开工前先想明白：这个频段信号都从哪来，功分器要达到什么水平

1.1 三端口网络的先天限制：为什么不能随便用T型结

很多人第一次做功率分配，第一反应是画个T型结——一段50欧线分成两段50欧线，看起来多省事？但你只要去测一下就会发现，T型结的输出端口之间几乎没有隔离。端口2进来一个信号，端口3会“感应”到相当大的一部分，两路负载稍有失配还会互相牵扯，反射来回乱窜。这不是工艺问题，而是微波网络理论里的硬结论：三端口无耗互易网络，三个端口不可能同时做到匹配。换句话说，你想用最简单的T型结同时拿到“等分、匹配、隔离”，数学上就不允许。

那怎么办？威尔金森的解决办法很聪明：在输出端口之间加一颗隔离电阻，把那些无法避免的反射和互扰能量耗散掉。电路从“无耗”变成“有耗”，代价是分配时有一小部分能量变成热量，但换来的是三个端口都能匹配、两路输出能隔离，这笔账在绝大多数射频系统里非常划算。

1.2 威尔金森怎么用一颗电阻解决问题

要理解威尔金森的原理，可以打一个比方。T型结就像一根水管接了三个三通，两个出水口之间没有阀门，一边出水冲击另一边也会抖。威尔金森相当于在两路输出之间接了一个“阻尼阀”，也就是那颗100Ω电阻，水流之间的相互冲击被它吸收掉了。在射频术语里，这叫“隔离”。

具体到电路行为，信号从端口1进来后，经过两段等长的四分之一波长线分别到达端口2和端口3。这两段线的特征阻抗是70.7Ω，作用是完成一次阻抗变换：把输出端口的50Ω负载，从输入端看过去变成100Ω，两路并联在一起正好是50Ω，于是端口1匹配。更关键的是端口2和端口3之间的关系：当端口2注入信号、端口3接匹配负载时，信号有两条路径到达端口3，一条直接通过电阻R，另一条经过两段四分之一波长线绕到输入端再反射回来。两条路径的幅度相等、相位差180°，在端口3处相互抵消，于是实现了隔离。那条100Ω电阻在等幅同相激励时两端等电位、没有电流流过，所以它不参与正常功率分配，只在两路不平衡时消耗多余能量。

1.3 本项目的设计指标基线

明确了原理，就得把指标钉死。1.1~1.6GHz这个频段相对带宽约37%，对单级威尔金森来说并不算苛刻，设计得当能轻松覆盖。我这次给自己定的目标如下：

这套指标不算激进，但足够覆盖GNSS信号的分配需求，而且给PCB加工误差、焊接寄生留了余量。设计的时候以中心频率1.35GHz为计算基准，带宽靠四分之一波长结构天然展宽来保证。

2. 板材与叠构选型：基础参数决定设计上限

2.1 FR4还是Rogers：把损耗和一致性算给你看

先聊一个很多人忽略的事：1.6GHz这个频率，介质选择对性能的影响有多大？FR4的典型介电常数在4.2到4.7之间波动，损耗角正切0.02左右；Rogers 4350B这类高频板材介电常数稳定在3.48附近，损耗角正切0.0037。FR4的介电常数不稳定意味着什么？一批板子介电常数可能4.3，下一批4.5，你的四分之一波长线长度是按4.4算的，实际做出来谐振点可能偏了二三十兆赫。而损耗角正切直接决定插损，FR4在1.5GHz附近每厘米微带线大概比Rogers多零点零几dB损耗。功分器两条支路总长度不长，FR4的额外损耗总共也就0.1~0.2dB，尚可接受。

那为什么还有那么多人坚持用FR4？成本差好几倍，交货快，加工厂熟。我在这个项目里选FR4，主要原因是频段不算高、支路短，介质损耗对整机指标影响有限。但要注意，如果你打算把功分器做在低噪声放大器前面，或者是测试仪表里的标准分配网络，那就别省这点钱，老老实实上Rogers。判断依据很简单：插损预算多少、温度稳定性要求多严、是量产消费电子还是仪器级别的设备。

2.2 板厚、铜厚对线宽的影响

基板厚度决定微带线的阻抗线宽。同样的50Ω特性阻抗，板厚1.6mm时线宽3mm左右，板厚0.8mm时线宽收窄到约1.4mm。线宽越宽，对加工精度越不敏感，但占面积也越大；线宽越窄，布线灵活但损耗略增，对蚀刻误差更敏感。功分器这种对阻抗连续性有要求的电路，我建议板厚1.6mm起步，有足够的线宽余量，痛点是好加工。

铜厚方面，1oz（35μm）是FR4的标准选择，成本最友好。1.1~1.6GHz下趋肤深度约1.7~2μm，35μm铜厚远远够用，不必上2oz。铜厚再增加会抬高蚀刻侧蚀量，线宽误差变大，反而得不偿失。

2.3 我这次选定的叠构参数与理由

综合考虑成本和性能，我选定的叠构如下：

• 板材：FR4，介电常数按4.4设计
• 板厚：1.6mm
• 铜厚：1oz（35μm）
• 表面处理：沉金，避免裸铜氧化影响焊接一致性
• 层数：双层板，顶层走微带线，第二层完整铺地

双层板就够了。功分器本身是平面结构，不需要内层参考平面，双层板加工费也最低。关键是底层地必须完整，不要在功分器投影区域挖空或者走其他信号，这一点后面布局章节会具体展开。

3. 核心计算：70.7欧四分之一波长线是怎么来的

3.1 阻抗变换关系和隔离电阻阻值推导

这是整个功分器最核心的数学，值得从头推一遍，而不是直接抄公式。假设系统阻抗Z0=50Ω，输入信号经过T型节点分配到两条支路。每条支路末端接50Ω负载，支路本身是一段特征阻抗为Z1的四分之一波长线。根据四分之一波长阻抗变换公式，从支路输入端看进去的阻抗是：

Z_in = Z1² / ZL

要让两条支路并联后在端口1看来等于50Ω，即每条支路的输入阻抗必须等于100Ω，于是：

Z1² / 50 = 100 Z1 = √(100 × 50) = 70.7Ω

这就是70.7Ω的来源，两条支路线都是四分之一波长、特征阻抗70.7Ω。隔离电阻的取值逻辑更简单：从端口2向端口3方向看，要吸收掉两路之间的不平衡能量，电阻直接跨接在两个输出端口之间，阻值取2×Z0=100Ω。这个值不是拍脑袋定的，它能使端口2在端口3匹配时也获得良好匹配。如果换系统阻抗，比如75Ω系统，支路线就是106Ω，电阻是150Ω，规律一目了然。

3.2 用计算工具确定线宽与线长

原理算清楚了，接下来把公式变成物理尺寸。我习惯用微带线计算器，AppCAD、ADS里的LineCalc、或者在线计算工具都行。输入以下参数：介电常数4.4、板厚1.6mm、铜厚0.035mm、中心频率1.35GHz。计算得到的结果大致如下：

注意一个细节：四分之一波长线的物理长度不是自由空间波长除以4，而是要考虑微带线的有效介电常数。自由空间波长在1.35GHz下是222mm，四分之一波长55.5mm，但在FR4介质表面，电磁波传播速度变慢，物理长度只有31.5mm左右。很多人第一次算直接用了自由空间波长，板子做出来谐振点偏低一大截，就是这个原因。

不同微带线计算工具之间的结果可能差零点几毫米，这很正常，关键是计算工具里的介电常数和板厚一定要和PCB厂家实际叠构对齐。我在下单前会让板厂提供叠构确认，介电常数和板厚以他们实际生产的为准，避免板材批次差异导致阻抗跑偏。

3.3 电长度修正与弯折布局对线长的影响

还有一类容易踩的坑，是电长度修正。理论计算的31.5mm是“微带线主体”的长度，但实际布局里线两端还要接SMA焊盘、电阻焊盘、T型结区域，这些不连续结构会引入额外的相位偏移。严格做法是把版图导回电磁仿真软件(Momentum、Sonnet)里跑一遍S参数，看谐振点是不是落在1.35GHz，然后微调支线长度。如果想偷懒，经验是做首版时故意把两条支路线做成比计算值长0.5~1mm，预留修整余量，实测用手术刀或锉刀往短调比往长调容易得多。

弯折对线长也有影响。直着放两条31.5mm的支线，输出端口间距会超过60mm，板子又长又丑。通常做法是把支线弯成U形或者L形以压缩尺寸，但弯折处的拐角会产生寄生电容，等于额外增加了一小段电长度。所以弯折后的线长不能简单按中心线长度算，需要通过仿真校准，或者经量控制在45度斜角、拐角处做切角补偿，减小误差。

4. 原理图仿真：先用理想模型验证理论，再换微带线模型逼近真实

4.1 仿真链路怎么搭

我习惯用ADS做原理图仿真，没有授权的用Qucs Studio也能完成同样的验证，关键是仿真思路。先在原理图里用理想元件建模型：一个输入端口、两段特征阻抗70.7Ω、电长度90°的传输线、一个100Ω电阻跨接在输出端、三个50Ω端口。跑完S参数仿真，你会看到理想情况下S21和S31在中心频率约-3.01dB，S11、S22、S33和S23都在极低水平。这一步的目的纯粹是验证理论值没有算错，排除公式推导阶段的低级失误。

4.2 微带线模型里哪些参数必须准确

理论模型验证通过后，把理想传输线替换成基于基板参数的微带线模型。这一步才是仿真质量的生死线。微带线模型里要准确填写的参数包括：介质介电常数、介质损耗角正切、介质厚度、铜厚、微带线宽度、微带线物理长度。四个容易出错的地方：

第一，介电常数必须是“设计值”而不是厂商标称范围，我按4.4填，但会在仿真里同时跑4.3和4.5两个边界，看谐振点偏移多少，确定设计余量。

第二，介质厚度是基材厚度加上铜厚的一半，还是基材厚度？不同工具定义不一样，LineCalc里通常填基材厚度，但有些电磁仿真工具用的是“介质层总厚度”，填错会导致线宽计算偏差5%~10%。

第三，铜厚对微带线阻抗的影响在高频下更明显，如果忽略铜箔厚度，计算出的线宽会偏细，实测阻抗偏高。

第四，损耗角正切必须填，否则插损会比实际低很多，仿真结果看起来漂亮但打样后对不上。

4.3 仿真没法一步达标时的调整思路

第一次用微带线模型仿真，S11通常不会直接到-20dB以下，这很正常。调整顺序也有讲究，先调输入匹配再看隔离。如果S11深坑偏到低频，说明支线电长度偏长，把两条支线同时缩短一点；如果S11深坑偏到高频，说明电长度偏短，把支线加长。一次调整幅度控制在0.5mm以内，反复迭代，直到S11、S22、S33在1.1~1.6GHz范围内都优于-20dB。

隔离度如果不够，优先怀疑两个地方：两支线是否严格等长，以及电阻模型是否带了多余寄生。理想电阻换成实际封装模型时，0603电阻的焊盘和本体会有约0.5~1nH串联电感和约0.2~0.5pF对地寄生电容，高频端隔离度会被拉差几个dB。这是正常的，只能靠版图阶段的精确仿真来评估。原理图仿真阶段不必追求完美，趋势对了就往下走，真正的高 fidelity 校验在版图联合仿真环节。

5. PCB布局布线：AI自动布局再好用，射频路径请手动控制

5.1 对称布局是绝大多数问题的解药

现在很多EDA工具都在推AI自动布局布线，对数字电路、低速模拟确实能省不少事。但射频微波电路，尤其是功分器这种对寄生极度敏感的结构，我不建议把关键路径交给自动布局。原因很直接：威尔金森的所有性能指标都建立在两路完全对称的基础上——等长、等宽、等间距、等参考环境。AI布局的优化目标往往是“布线成功、线长最短、过孔最少”，它不会自动理解隔离电阻必须骑跨在对称轴上、两条支线的寄生电感要一模一样这类电磁约束。在仿真软件里AI自动布局的结果只能当个初稿参考，关键路径还是得手动控制几何关系。

功分器布局的逻辑很简单：输入端在中间，两条支路呈对称结构向左右展开，隔离电阻跨接在两条支路末端之间，输出端口分列两侧。以中心线为轴，左右两边任何物体都必须镜像对称，包括走线、焊盘、过孔、铜皮形状。我在画板时习惯先画一条辅助中心线，所有元件定位都以它为准，画完以后开启EDA工具的镜像对比功能，肉眼检查一遍。

5.2 隔离电阻不用接地：一个容易看走眼的细节

这是威尔金森功分器新手翻车率最高的点。隔离电阻横跨在两条支路末端之间，它两端的焊盘分别接左右两条微带线，中间不接地，也不需要接地。很多人画着画着条件反射地以为电阻两边要打地过孔，结果两个焊盘各加了一个接地过孔，等于把电阻的一端短路到地，隔离度和输出匹配直接垮掉。这颗电阻的作用是“悬浮跨接”在两个输出节点之间，焊盘只连微带线，不做任何接地处理。

阻值必须用100Ω、1%精度，封装我推荐0603，兼顾焊接难度和寄生参数。0402寄生更小但手工焊接费劲，0805以上寄生电感明显，对高频端隔离度不利。电阻本体位置要尽量贴近支路末端，两个焊盘的引出线要短，不要为了对齐美观把电阻拉出去老远再接回微带线。

5.3 参考平面、地孔缝合和走线拐角

底层完整地平面是微带线结构的根基，功分器正下方的地铜皮必须完整，不能有分割、镂空或者无关走线穿过。如果底层刚好要放其他电路，那就隔离出一块独立区域专门给功分器，四周用密集地过孔做铜皮缝合，防止周边信号耦合进来。过孔缝合的间距经验值是小于λg/20，这个项目里λg约122mm，过孔间距控制在6mm以内，我实际布局时在传输线两侧各放一排，间距4~5mm。

微带线拐角不要用直角。直角拐角处有效线宽变宽，等效于寄生电容，会让阻抗不连续。用45度斜角拐弯，并在拐角内侧做切角（miter）补偿，能把反射减到最小。两条支路如果折成U形，相邻走线之间的间距也要足够大，太近会产生耦合，直接影响隔离度。我的经验是平行段间距至少大于3倍线宽，70.7Ω线宽1.59mm，平行间距控制在6mm以上比较稳。

T型结区域也要处理。输入端50Ω线宽3mm，分叉后突然变成两条1.59mm支线，宽度跳变处会有寄生电容。常见做法是在分支点做切角（miter），把分支处的尖角削掉一部分，让阻抗过渡更平缓。切角的精确尺寸靠仿真微调，首版可以先按45度标准切角来，后面联合仿真再细化。

5.4 端口引出与SMA连接器的处理

功分器最终要接SMA或N型连接器，端口引出线的处理直接影响测试结果。输出端口走线尽量短，给SMA连接器预留足够的安装空间。连接器地脚要就近打多个地过孔接到底层地平面，不要指望连接器外壳和板边铜皮接触良好就够了，高频下接地电感会让输出回波损耗变差。我一般会在SMA连接器地焊盘周围打6个以上过孔，孔径0.5mm，间距1mm左右，形成一圈完整的接地围栏。

另外，如果产品要装入金属外壳，还要注意微带线和外壳壁之间的间距，留出至少3~5mm空气间隙，避免壳体形成附加电容改变阻抗。板边不要铺铜铺到板子边缘，常规的板边地铜皮间距规则就够。

6. 打样后实测：从矢网S参数读出问题藏在哪

6.1 实测前的校准与测量准备

板子到手先别急着接矢网，做三件事。第一，目检焊点，隔离电阻有没有焊反、虚焊、连锡，两个SMA头焊接是否饱满。第二，用万用表量隔离电阻阻值，确认还是100Ω，没有被烙铁烫坏或错贴。第三，做一次矢网校准，使用SOLT校准件校准到测试线缆的SMA参考面，校准频率范围要覆盖1~2GHz，留出带宽余量。测量S21/S31时要给没接激励的端口接上50Ω负载，否则测出来的插损和隔离度全是假的。

6.2 三类典型偏差的排查链路

实测结果不达标时，先看S参数的“病象”，再按链路排查根因。

第一类病象：S11深坑偏到低频。这是线做长了的表现，说明支路实际电长度大于设计值。可能原因：微带线计算器里的介电常数填小了，或者弯折、焊盘带来的附加相移没有在版图仿真中体现。解决办法是缩短两条支路，一次缩短0.5mm再测。如果差距很大，比如谐振点低了100MHz以上，多半是材料介电常数和计算值差异太大，需要重新确认板厂叠构。

第二类病象：S23隔离度在频带内偏高，比如只有-12dB。优先检查焊接，尤其是隔离电阻两端和支路末端焊盘的连接。其次检查两路是否对称，稍微不对称就会破坏反相抵消条件。再查两条平行支路之间的间距是否太近，间距不足会造成额外耦合，削弱隔离效果。

第三类病象：S21/S31插损偏大超过3.5dB。先排除测试线缆损耗和SMA连接器损耗，1GHz频段一根普通SMA转接线可能就有0.2~0.3dB损耗。排除测试因素后再看PCB，铜箔粗糙度、FR4介质损耗、支路走线过长都会增加插损。对于FR4，走线长度每增加10mm，工作频段内可能增加0.05~0.1dB损耗，所以布局时支路弯折不要为了追求对称而拼命绕线。

6.3 首版不达标排查清单

最后给一份我自己整理的排查清单，拿来就能用：

测出问题不要急着改版，先排除焊接和测试因素，再回到电磁仿真里去验证假设。很多时候你以为的设计问题，其实是烙铁温度太高把隔离电阻烫到阻值漂移，或者SMA地脚只焊了一侧导致参考地不连续。

个人实际体会是，威尔金森功分器属于“理论两天、调板一周”的电路，想一遍打样成功，功夫全在版图阶段的微观控制上。把传输线宽度、对称性、接地连续性、电阻封装这几个变量管住，剩下的交给仿真和矢网验证就行。如果首版局部不达标也别灰心，它给你提供的排查链路信息，往往比一次盲目改版有价值得多。