CMOS图像传感器测试全解析：CP、FT、模组与坏点矫正

第一次拿到 CIS 的测试程序时，我干了一件很蠢的事——把它当成普通模拟芯片，先跑电性 DC 项，跑了半天发现数据都对不上，后来才反应过来：我连光都没给它，那测的到底是什么？CIS 芯片测试，也就是 CMOS Image Sensor 图像传感器测试，和你在实验室里见过的绝大多数芯片测试都不是一个套路。它不是"给电、读电"这么简单，而是要在精确控制的光、精确控制的温度、精确控制的时序下，去看一颗芯片怎么把光子翻译成数字。这篇文章我想把这件事从头到尾讲清楚：CIS 到底测哪些项，为什么是这些项，CP、FT、模组三道关卡各自在测什么，"坏点矫正"这张表到底是谁测出来的，以及一个芯片测试工程师在这条线上真实会碰到什么坑。不管你是刚入行的测试工程师、做 ISP 算法的，还是做硬件选型的产品同学，看完应该都能建立起一套完整的认知框架，知道该问供应商什么问题，也知道自己手上那台设备到底在干嘛。

1. 先把 CIS 这个词拆开：你说的是图像传感器还是原理图工具

"CIS"这三个字母在行业里是真的会打架。你在招聘网站上搜"CIS 工程师"，可能出来的是画原理图的岗位；你在论坛里搜"cis 开关在哪"，出来的答案大概率跟摄像头毫无关系。所以正式聊测试之前，先把这个歧义理清楚，不然技术讨论到一半发现双方说的不是一回事，那才叫尴尬。

1.1 CMOS Image Sensor：一颗把光变成数字的模拟芯片

在摄像头、手机、车载、安防这条线上，CIS 就是 CMOS Image Sensor 的缩写，中文一般叫 CMOS 图像传感器。它的本质是一颗大规模的混合信号芯片：像素阵列部分是模拟的，读出链路是模拟的，列级 ADC 之后是数字的，接口侧又挂着 MIPI、LVDS 这类高速数字总线。一颗几千万像素的传感器，里面有上亿个晶体管，其中绝大部分重复排列成阵列。

它和普通芯片最大的区别在于：它的输入不只有电，还有光。而且这个"光输入"非常难伺候——你给它多少光、什么波长、什么角度、什么色温、是否均匀，都会直接反映在输出数据上。这就决定了 CIS 的测试体系必须把"光学"当作一等公民来对待，而不能只在电气层面兜圈子。

另外一个特点是它的输出不是几个模拟电压值，而是一帧一帧的图像数据。你最终判断这颗芯片好坏，靠的不是某几个引脚的电压，而是一整幅图里几百万、上千万个像素点各自的数值分布。这个数据量级和判据组织方式，跟普通的 SoC 测试完全不是一套逻辑。

1.2 顺手回答"capture cis 开关在哪"：那是另一条线

搜"capture cis 开关在哪"的朋友，找的基本是 Cadence OrCAD Capture CIS 里的元件信息系统（Component Information System）功能。这里的 CIS 指的是一套挂接元件数据库的机制，让工程师画原理图时直接从公司物料库里调元件，而不是从本地符号库里翻。

这个功能的配置入口不在绘图界面上，各个版本位置略有差异，大致是在主菜单的 Options 下能找到 CIS Configuration 相关的项，核心动作是配置 ODBC 数据源，把它指向你的元件数据库。至于"开关"本身，很多时候取决于你装的是不是带 CIS 的版本以及对应的授权。

这个坑挺典型的：同名缩写，完全不同领域。所以后面所有内容，我说的 CIS 都是 CMOS Image Sensor，和原理图工具没有关系。如果你是带着 OrCAD 的问题点进来的，看到这里就可以撤了，剩下的部分对你帮助不大。

1.3 为什么 CIS 测试比一般数字芯片难伺候

普通数字芯片的测试目标很清晰：功能对不对、时序过不过、漏电大不大、频率能不能跑到。测试机给激励、收响应，判 Pass/Fail，一套流程相对封闭。

CIS 多出来三样东西，每一样都能把测试复杂度拉高一个量级。

第一样是光源。你得有一个稳定、均匀、可控色温和亮度的光源。积分球也好，LED 阵列也好，卤素灯加滤光片也好，光源本身的不稳定性会直接变成测试数据的噪声。你今天测出来的灵敏度和明天测出来的对不上，八成不是芯片的问题，是灯的问题。

第二样是温度。图像传感器对温度非常敏感，尤其是暗电流。行业里一个粗略的经验是：温度每升高 8 到 10 摄氏度，暗电流大约翻一倍。这意味着你在 25 度测出来的暗场数据，跟 60 度测出来的完全不是一个量级。车规、安防这类要过宽温的产品，必须做多温度点测试，测试时间随温度点数线性增长。

第三样是时间。图像传感器要曝光。哪怕是最短的曝光，也意味着每个测试项要占用真实的物理时间。一个完整的 CIS 测试流程跑下来，几分钟是常态，某些需要长曝光的暗电流测试甚至要单独拉长到秒级。这在量产阶段是个非常要命的成本问题，也是为什么"测试时间优化"在 CIS 领域是个永恒话题。

2. 测试项不是拍脑袋定的：从 4T 像素结构倒推指标

很多新人拿到测试程序，看到一长串测试项，第一反应是背下来。我的建议是别背，去理解为什么会有这些项。CIS 的测试项几乎都能从像素的物理结构推出来，理解了结构，那些指标名就不再是符号，而是有物理含义的东西。

2.1 像素里那几个管子决定了哪些参数必须测

主流的 CMOS 像素是 4T 结构，四个晶体管加一个光电二极管。光子在光电二极管（PD）里被吸收、转换成电子，累积在 PD 的势阱里。读出的时候，先复位浮空扩散节点（FD），读一次"复位电平"；然后打开传输栅（TX），把 PD 里的电荷搬到 FD 上；再读一次"信号电平"。两次相减，得到真正的信号，这个过程叫相关双采样（CDS），主要目的是消掉复位噪声。

这个流程里，每一个环节都可能出问题，而每一个问题都会对应到至少一个测试项：

• PD 的漏电 → 暗电流、暗信号非均匀性
• PD 的势阱容量 → 满阱容量、动态范围
• FD 的电容 → 转换增益
• 源极跟随器（SF）的阈值不一致 → 列固定模式噪声、行噪声
• TX 传输不干净 → 残影、图像滞后

所以你看测试程序里的项，其实是在给这条物理链条上的每个节点做体检。理解了这一点，你再去看测试条件为什么这么设，就好理解多了。

2.2 暗场指标：黑电平、暗电流、DSNU

暗场测试就是把光完全遮掉之后看芯片输出什么。理论上应该全是零，实际上不会。

**黑电平（Black Level）**是最基础的项。芯片内部一般会有一圈遮光的 OB 像素（Optical Black），这些像素不感光，专门用来跟踪暗电平的漂移。测试时读这些 OB 像素的值，看它是否稳定在目标值附近。黑电平不稳，后面的所有计算都会偏。

**暗电流（Dark Current）**指的是没有光的情况下，PD 因为热激发产生的载流子被读出来形成的信号。它随着曝光时间线性增长，随着温度指数增长。测试上一般用不同曝光时间测两组数据，做线性拟合，把斜率和截距都拿出来看——斜率反映暗电流大小，截距反映读出链路的偏置。

DSNU（Dark Signal Non-Uniformity）是暗场下像素之间的差异。注意，这个指标描述的是分布，不是平均值。同样一个平均暗电流，如果所有像素都差不多，那是好芯片；如果大部分像素很低但少数像素特别高，那就会有明显的白点问题。所以 DSNU 通常要看标准差，也要看最大值和分位数。

实操上一个容易忽略的点：暗电流测试的等待时间必须足够。你遮光之后不能立刻读数，要让芯片在暗环境下稳定一段时间，让上一帧的残留电荷清干净。我见过有人在遮光帘刚拉上就开测，数据直接偏了一倍多，排查了一天才发现是操作节奏的问题。

2.3 亮场指标：灵敏度、PRNU、满阱、动态范围

亮场测试就是给一个均匀的、已知照度的光，然后看芯片输出多少。

灵敏度最直观：给定曝光量和照度，输出信号的斜率。单位通常是 e-/lux·s 或者 DN/lux·s。灵敏度低意味着弱光下表现差，直接关系到夜拍能力。

**PRNU（Photo Response Non-Uniformity）**是亮场下的像素间差异，物理来源包括微透镜的偏差、彩色滤光片的厚度不均、PD 尺寸的工艺波动。PRNU 用百分比表示，比如 1% 意味着像素间的响应标准差是均值的 1%。这个指标对图像质量的影响很直接——PRNU 大了，均匀灰面上会出现可见的颗粒感甚至固定图案。

**满阱容量（FWC）**是像素势阱能装下的最大电子数。它决定了最亮能拍到多亮而不饱和。测试方法一般是增加曝光或照度，找到输出开始压缩的拐点，拐点对应的电荷量就是 FWC。

**动态范围（DR）**是 FWC 和噪声底之比，取对数。这是 CIS 最关键的综合指标之一，也是最容易在宣传上做文章的地方。要注意区分单帧动态范围和多帧合成（HDR）后的动态范围，两者完全不是一回事，测试方法也不一样。

2.4 空间与动态指标：坏点、串扰、闪烁点

除了上面这些"统计型"指标，还有一类是"空间型"的——单个像素或者一小片区域的问题。

**坏点（Defect Pixel）**是大家最熟悉的。常见的分类：白点（暗场下就输出高值，通常是暗电流异常大）、黑点（亮场下响应明显低于邻居）、闪烁点（数值随时间跳变，属于随机电报噪声 RTS 的典型表现）、以及簇状坏点（相邻几个像素连成一片，比孤立坏点致命得多）。

**串扰（Crosstalk）**指的是光或者电荷跑到隔壁像素去了。测试方法是给局部区域打光，看周围像素有没有跟着起亮。串扰大了会明显降低解析力，尤其在短波长下更严重。

闪烁点要单独提一句，因为它特别麻烦。它的数值在时间维度上不稳定，你这次测它正常，下次测就超了。这类点往往是偶发性的，需要用多帧统计的方式去抓，比如连续采几十帧看同一个像素的方差。这也解释了为什么客户抱怨"有时候有白点有时候没有"——很可能就是闪烁点在作祟。

3. 四道关卡：CIS 从晶圆到手机要过几遍测试

一颗 CIS 从晶圆到装进整机，通常要经过好几轮测试，每一轮的目的、设备、判据都不一样。搞混了这些环节，很容易在沟通中鸡同鸭讲。

3.1 CP 晶圆测试：探针台加光照的两难

CP（Chip Probing）在晶圆阶段做，用探针台扎针，用探针卡接触芯片的测试 Pad。这一步的目的是在封装之前把明显坏的 die 挑出来，节省封装成本。

CIS 的 CP 有个天然矛盾：光照怎么打。对于传统的前照式（FSI）工艺，晶圆正面有金属布线层，光从正面打进去会被金属挡住很大一部分，尤其是斜入射的时候。这就导致正面光照下的响应数据跟最终实际使用情况差距很大。

行业里的常见做法分几种。对于背照式（BSI）工艺，光从背面进来，没有金属遮挡，CP 阶段直接正面（相对于背面）打光是可行的。对于 FSI，很多厂在 CP 阶段主要测暗场指标——暗电流、DSNU、坏点分布——这些不需要光照，同时测一些基本的电性参数。光响应相关的项目和最终图像质量，留到封装后或者模组阶段再评估。

探针台方面，常见的是 TEL、东京精密（Accretech）这一档的设备，配温控 chuck 做高温测试。CIS 的 Pad 数量通常不多（电源、地、时钟、MIPI、I2C），但因为要读图像数据，测试时间不短，所以并行效率是个需要考虑的问题。

提示：CP 阶段的暗场坏点数据虽然不能完全代表最终表现，但它是判断工艺稳定性的重要窗口。如果某个晶圆批次的暗场坏点分布突然变宽，那基本可以断言某道工艺出了问题，这个信号比成品测试的最终良率要早得多。

3.2 FT 成品测试：ATE 上怎么"打光"

FT（Final Test）在封装之后做。到这一步，芯片已经封好了，你怎么把光送进去？

这取决于封装形式。普通 COB 或者 BGA 封装，光路被挡住了，只能通过一些特殊的方式——比如在封装顶部留透明开窗，或者用专门的测试插座设计光路。有些产品线会做带透明盖的测试专用封装，专门用于 FT 和可靠性验证。

ATE 平台上做 CIS 测试，和普通芯片差别很大。ATE 负责供电、配置寄存器、接收图像数据、做初步计算，光由外部光源提供。设备选型上，Advantest、Teradyne 这类高端平台有对应的图像测试方案，国内长川、华峰等也有相应的机台。但说实话，CIS 测试有相当一部分工作是靠"机台 + 光源 + 采集板"拼出来的系统，而不是一台 ATE 全包。

图像采集这一环经常用 FPGA 采集卡或者厂商自己的评估板改出来的板子。数据量大、时序要求高，这块的设计好坏直接决定测试吞吐。我见过一套系统，机台本身没问题，但采集卡缓冲不够，每测一颗要等数据搬完，白白浪费了几十秒，整套系统的 UPH 就这样被拖下来了。

3.3 模组测试：镜头装上之后才是用户看到的样子

模组阶段，CIS 已经和镜头、IR 滤光片、FPC 组装在一起了。这一步测的东西和前两步有本质区别——测的是整个光学系统的表现。

典型项目包括：解析力（MTF/SFR）、色彩还原、白平衡一致性、暗角（Shading）、脏污和划痕、对焦一致性、以及整机的坏点表现。注意，模组阶段的坏点判据通常比裸芯阶段更严格，因为镜头会聚焦光，某些在裸芯上不算问题的像素，在模组上可能因为光斑集中而变得显眼。

模组测试的核心设备是测试图卡 + 均匀光源箱。图表的选择很讲究，测解析力常用 ISO 12233 图卡，测色彩用 24 色卡，测暗角用均匀白板。光源箱的均匀性和色温稳定性直接影响重复性。

这一步的测试节奏通常很快，一颗模组几秒到几十秒。因为模组厂是薄利环节，必须靠吞吐量吃饭。所以模组测试的方案设计，核心矛盾就是如何在保证判据有效的前提下把时间压到最低。

3.4 系统级验证：整机厂那一关在验什么

最后一关是整机厂做的系统级验证。这一步已经不完全是"芯片测试"了，更像是整机功能验证，但它会反向暴露很多芯片和模组阶段没暴露的问题。

整机验证关注的通常是：不同光照场景下的成像一致性、从暗到亮的切换响应、长曝光下的噪声表现、高温或低温下的图像异常、以及长时间使用的稳定性。很多"客户投诉"级别的问题就是在这里被发现的，比如低温开机时图像出现一片白点、或者暗光下有明显闪烁，然后倒推回去查是像素问题、算法问题还是驱动时序问题。

注意：系统级验证发现的问题，往往需要跨部门协作定位。这时候测试工程师手上最有价值的东西不是结论，而是可复现的数据。同一颗模组、同一光照条件、同一温度下，能稳定复现出问题现象的数据记录，比十页分析报告都有用。

4. 坏点矫正和测试的关系：这张表其实是测出来的

"cis isp 坏点矫正"这个词能被搜出来，说明很多人对这条链路是模糊的：坏点到底是"测出来"的还是"算出来"的？答案是：先测出来，再算出来，最后校验回去。这三步是咬合的。

4.1 静态坏点表和动态坏点矫正

坏点矫正（DPC，Defect Pixel Correction）在 ISP 里一般分两层。

第一层是静态坏点表。这是一张存在 OTP 或者 Flash 里的表，记录着"第几行第几列的像素是坏点"，ISP 读这张表，直接对这些位置做邻域插值替换。这张表的数据来源就是测试环节——在暗场和亮场条件下分别抓图，把偏离邻域统计特征超过阈值的像素标记出来。

第二层是动态检测。静态表解决不了所有问题：闪烁点会随温度和使用状态变化，有些点在高温下才显现，有些点在长时间曝光后才冒出来。所以 ISP 会实时用邻域比较的方式去检测异常点，现场做替换。动态检测的缺点是容易误伤细节（比如星空、毛发这类高频内容），所以阈值和策略要调得很细。

两层配合的逻辑很清楚：静态表负责确定性的大头，动态检测负责漏网的和其他变化。

4.2 DPC 表怎么生成、怎么烧录、怎么验证

表的生成通常分几条路径。晶圆或成品测试阶段，ATE 采集大量暗场帧和亮场帧，按阈值筛出候选坏点，做初步分类。模组阶段，会用更接近实际使用条件的设置再采一轮，把镜头的因素也算进去。然后合并、去重、做格式转换，形成最终的坏点表。

烧录环节要特别注意：OTP 是一次性的。表一旦烧进去就改不了，所以烧录前的校验必须严格。常见的坑是格式不对齐、行列编号基准不一致（0 起还是 1 起）、或者大小端搞反，结果烧进去之后 ISP 读出来一片混乱，整批模组图像都出现规律性瑕疵。这种事故我在行业群里见过不止一次，排查起来非常痛苦，因为硬件和算法团队都会先怀疑对方。

验证环节同样重要。烧完之后必须回读校验，而且要在多个温度点验证。有些坏点在常温下正常，低温下才暴露，如果只在 25 度验证，到了北方冬天可能出现客诉。

4.3 测试工程师和 ISP 团队必须对齐的三件事

跨团队协作最容易出问题的地方，我总结下来是三件事，每一件都在实际项目里引发过扯皮。

第一件是坏点的定义标准。测试侧说的"坏点"，和 ISP 侧说的"需要矫正的点"，往往不是同一个集合。测试侧可能按"偏离邻域 3 倍标准差"来判，ISP 侧可能按"视觉可见"来判。这两个集合有交集但不重合，如果不提前对齐，就会出现"测试说没坏点，用户说看到白点"的情况。

第二件是坐标系统。从像素阵列坐标到 ISP 处理坐标，中间可能涉及裁剪、Binning、镜像翻转。任何一步没对齐，烧进去的表就是错位的，结果就是该修的地方没修，好的像素被插值糊掉了。

第三件是温度条件的覆盖范围。产品要卖到哪些地区，工作温度范围是多少，决定了坏点表需要在哪些温度点采集和验证。这个信息一定要在生产前就明确，事后再补做，成本高得多。

5. 光源、暗箱和温度：CIS 测试最容易翻车的三件套

前面讲了测什么，这一节讲"用什么测"。CIS 测试系统的三大支柱是光源、暗环境和温控，任何一根塌了，数据全都不可信。

5.1 均匀光源不是买个积分球就完事

积分球是最常见的均匀光源方案。它的原理是光在球内多次漫反射，出口形成一个接近朗伯体的均匀面光。选型时要看的核心参数包括：出口直径、空间均匀性（通常是百分比）、角度均匀性、以及色温/光谱范围。

但买回来装上去只是开始。实际使用中有几个细节非常关键：

• 预热时间。灯源（尤其是卤素灯）需要足够的预热才能稳定，通常十几到几十分钟。急着开测，前几颗数据必然飘。
• 亮度校准。需要有可追溯的照度计定期校准，而且要在实际测试位置测，不能只在出口测。
• 衰减方式。要改变照度，最好用中性密度滤光片或者电流调节，而不是靠遮挡。遮挡会改变光谱和均匀性。
• 杂散光。光源箱里的反射、机台表面的反光，都会引入杂散光。暗场测试时这些反光是致命的。

我自己踩过的一个坑：光源箱内壁有一点反光材料老化发黄，导致蓝光通道的响应数据整体偏低，跟别家对比一直对不上。查了两个星期，最后用手电筒照内壁才发现问题。

5.2 暗箱和暗场测试的细节

暗场测试看着简单——遮光就行。但"完全遮光"这件事比想象中难。

首先是漏光。机台周边有指示灯、有显示屏、有观察窗，任何一个光源都可能通过缝隙进去。特别是长曝光测试，几秒的曝光时间下，极微弱的环境光都能形成可测量的信号。

其次是内部发光。测试板的 LED 指示灯、电源的发光元件、甚至是某些元件的电致发光，都可能在长曝光下被捕捉到。

第三是热辐射。这一点容易忽略——如果暗箱里有发热元件靠近传感器，红外辐射会被像素接收到。虽然 CIS 对红外有滤光片，但滤光片的截止并不完美。

实操建议：暗场测试前，先用一颗已知良好的参考芯片做基线确认，比较不同时间、不同位置的数据一致性。如果基线本身在飘，先解决环境，不要急着测产品。

5.3 温度控制：暗电流的隐形放大器

温度控制是 CIS 测试里最不能省的一环。原因前面提过：暗电流对温度极其敏感。

常见温控方案有几种。温控 chuck用于晶圆级测试，通过探针台卡盘加热或制冷，控温范围和均匀性都不错。热流仪用于成品测试，通过吹冷热风控制芯片表面温度，响应快但均匀性稍差。温箱适合整模组或整机的环境测试，控温精度高但升降温慢。

实际操作中有几个要点：

尤其最后一条，低温测试结露是很常见的翻车点。结露既影响光学，又可能导致电气短路，必须在环境控制上花心思。

6. 测试时间、并测与限值：量产阶段真正的战场

样品阶段做完，进入量产，话题就从"能不能测"变成"多久测完"和"判得准不准"。这才是芯片测试工程师真正的主战场。

6.1 CIS 测试时间为什么这么长

CIS 测试时间的构成大致是这样的：配置寄存器 + 稳定等待 + 采集多帧 + 数据传输 + 计算判据。

其中最耗时的往往是采集和等待。曝光时间是物理时间，你没法压缩到零。暗电流测试需要长曝光，多温度点测试需要等温度稳定，这些都是硬开销。

其次是数据传输。几千万像素的一帧数据，即使压缩过，传输也需要时间。如果是多帧统计（比如测闪烁点要采几十帧），数据量成倍增长。

第三是计算。坏点筛选、DSNU/PRNU 统计、拟合暗电流曲线，这些都是计算密集的操作。如果放在机台侧做，会占用测试时间；如果放到服务器做，又有传输开销。

我见过比较典型的优化思路是：把能并行的事情全部并行、把能离线的事情移到离线、把能用一个条件覆盖的项目合并到一起测。比如暗场和高温暗场能不能在一个升温过程中顺带完成，这需要跟产品定义和判据团队商量。

6.2 限值怎么定：从数据分布倒推而不是抄竞品

测试限值的设定是个技术活，也是个管理活。

技术层面，正确做法是基于自己的工艺分布来定。先采集足够多的样本（至少几百上千颗，覆盖多个批次），统计每个测试项的分布，计算均值和标准差，然后根据良率目标和 CPK 要求确定限值。目标是让限值卡在"能拦住真正的不良"和"不误杀正常波动"之间。

管理层面，总有人会说"某某家的规格是 XXX，我们也按这个来"。这种思路不靠谱，因为不同工艺、不同设计、不同像素尺寸的产品，同一个指标的自然分布完全不同。照抄别人的限值，要么太松放走不良，要么太紧良率崩盘。

实操上还建议做一件事：把限值分成"规格限"和"控制限"。规格限是对客户承诺的，控制限是内部用的、更紧的线。日常生产按控制限管，一旦趋势接近控制限就预警，这样能在良率掉下去之前发现问题。

6.3 数据追溯和几个实用的分析套路

CIS 测试产生海量数据，怎么用起来是关键。推几个我认为非常实用的分析习惯。

第一，按晶圆坐标画图。把暗电流、坏点数这类指标按 die 在晶圆上的位置画成热力图，能非常直观地看出工艺的径向分布或局部异常。如果发现某个区域整体偏差，基本能定位到某台设备的均匀性问题。

第二，看趋势而不是看单点。单颗芯片的数据意义有限，连续批次的均值漂移才是真信号。周环比、日环比，配合设备维护记录一起看，很多问题能在爆发前拦住。

第三，建立参考片机制。固定几颗已知特性的参考芯片，定期在测试系统上跑一遍，看数据是否漂移。这能帮助区分"产品变了"和"设备变了"，省下大量扯皮时间。

提示：数据分析的价值不在于报表多漂亮，而在于发现问题的时间点够不够早。你的目标是让问题在变成客诉之前被你发现，而不是在客诉之后复盘时证明你早就该发现。

7. 干这行几年，我踩过和见过的坑

最后这部分不讲体系，讲几个具体的、我或者我身边的人真实踩过的坑。这些坑不会写在设备手册里，但每一个都可能让你加班到半夜。

坑一：暗场测试忘了关机台屏幕。一台显示器正对测试窗口，长曝光下微弱漏光被拍进去了，暗电流整体偏高。查了两天，最后是一个老师傅路过顺手把屏幕关了，数据瞬间正常。从此我养成了一个习惯：暗场测试前绕设备走一圈，确认所有发光源都处理掉。

坑二：坏点表基准不一致。测试用 0 起始坐标，ISP 用 1 起始坐标，导致所有坏点都错了一行一列。结果就是原本的好像素被插值糊掉，真正的坏点一个没修。这种问题在图像上表现为"规律性的、轻微的整体模糊"，非常容易被误判成镜头问题。

坑三：温度补偿没做。高温暗电流超标被拦住的那批芯片，其实在常温下完全正常，但因为测试条件设得没有针对实际应用场景，白白报废掉。后来调整了分档策略，把高温下的表现作为分级依据而不是单纯的判废依据，良率提升明显。

坑四：只测常温，冬天翻车。一个面向寒冷地区的项目，验证阶段只在常温做过。产品到用户手上，低温开机时出现一片白点，客户直接退货。事后补做低温测试，发现那批芯片在零下二十度确实有一小撮像素会异常。这个教训告诉我们，测试条件的覆盖范围必须从实际使用场景反推。

坑五：光源老化没监控。卤素灯用久了光通量会衰减，如果不做定期校准，会导致灵敏度测试漂移，整批数据偏高或偏低。引入参考片机制之后这个问题才被控住。

关于这个岗位，如果你正准备进入或者刚进入芯片测试这个方向，我的建议是：别只盯着测试程序本身。去理解像素的物理、去理解 ISP 的算法、去理解客户的使用场景。CIS 测试的难度不在于操作设备，而在于你要同时懂器件、懂光学、懂数据、还要懂产线的节奏。能把这四样串起来的人，在这条线上永远不愁没有位置。