Bandgap带隙基准源设计全解析：从原理到流片实战

1. 从一个“不随温度跳舞”的电压说起

做模拟电路的人，迟早会跟带隙基准源打交道。你画好了一个LDO，仿真发现输出电压随温度漂移了几十毫伏；你搭了一个ADC，发现高低温下有效位数掉得厉害；你给传感器做偏置，结果零漂比信号还大。追到根上，十有八九是基准源没做好。Bandgap带隙基准源就是干这个的——它要产生一个对温度不敏感、对电源不敏感、对工艺角也不那么敏感的参考电压，通常是1.2V左右。这个数字不是随便定的，它来自硅的带隙电压外推到绝对零度的值，大约1.205V。我第一次接触这个概念的时候觉得挺神奇：一个跟温度强相关的PN结电压，加上一个跟温度正相关的热电压，按比例一掺，温度系数就抵消了。听起来简单，但真要做到几个ppm每摄氏度的水平，架构选型、器件匹配、版图布局，每一步都是坑。这篇内容适合刚入行的模拟IC工程师、正在做基准源模块的学生，以及想重新梳理Bandgap知识体系的老手。我会从基本原理讲起，把几种主流架构的取舍逻辑拆开，再给出一套可复现的设计流程和排查经验。不堆公式，但关键推导会补全；不吹架构，但会告诉你什么场景该选什么。

2. Bandgap带隙基准源的基本原理拆解

2.1 为什么是1.2V：带隙电压的物理来源

硅的带隙能量在绝对零度时约为1.17eV，外推到0K时的带隙电压约1.205V。这个电压本身并不是直接拿来做基准的，而是通过双极型晶体管的基极-发射极电压VBE来间接体现。一个二极管连接的BJT，其VBE在室温下大约0.7V，温度系数约-2mV/°C。这个负温度系数很稳定，但绝对值太小，而且随温度变化太大，单独用根本做不了基准。

关键的一步在于：两个工作在不同电流密度下的BJT，它们的VBE之差ΔVBE正比于绝对温度。这就是所谓的PTAT电压。把VBE和ΔVBE按一定比例相加，就能得到一个温度系数接近零的电压。这个比例系数通常记为K，最终输出VREF = VBE + K·ΔVBE。当K选得合适时，VREF的温度系数在某个温度点附近为零，这个值大约就是1.2V。所以Bandgap的核心思想就是：用一个负温度系数的电压去抵消一个正温度系数的电压。

注意：这里说的“抵消”是一阶补偿。实际上VBE和ΔVBE都不是严格线性的，高阶项会导致输出在宽温度范围内仍有弯曲，这就是为什么高精度Bandgap需要曲率补偿。

2.2 一阶补偿的数学推导与参数计算

假设两个BJT的发射极面积比为N，偏置电流比为M，那么ΔVBE = VT·ln(M·N)，其中VT = kT/q，室温下约26mV。VBE的温度系数约-1.5mV/°C到-2mV/°C，具体取决于偏置电流。要让VREF的温度系数为零，需要满足：

d(VBE)/dT + K·d(ΔVBE)/dT = 0

由于d(ΔVBE)/dT = (k/q)·ln(M·N)，而d(VBE)/dT ≈ (VBE - Vg0)/T - (γ)·(k/q)，其中Vg0是带隙电压外推值，γ是与工艺相关的常数。简化计算时，通常取d(VBE)/dT ≈ -1.8mV/°C，d(ΔVBE)/dT ≈ 0.087mV/°C（当ln(M·N)≈10时）。那么K ≈ 1.8/0.087 ≈ 20.7。也就是说，需要把ΔVBE放大20倍左右再与VBE相加。这个放大倍数直接决定了电阻比值，也是版图匹配的重点。

实际设计中，我会先确定ΔVBE的大小。如果取ln(M·N)=8，ΔVBE≈208mV，那么K≈8.65，输出VREF≈0.7+8.65×0.208≈2.5V，这太高了。所以通常会把ΔVBE做小一点，比如ln(M·N)=4，ΔVBE≈104mV，K≈17.3，VREF≈0.7+17.3×0.104≈2.5V，还是不对。等等，这里我算错了——VBE在室温下约0.7V，但实际带隙输出是1.2V左右，说明K·ΔVBE应该约0.5V。如果ΔVBE=104mV，K应该约4.8。重新算：d(VBE)/dT=-1.8mV/°C，d(ΔVBE)/dT=0.087mV/°C，K=20.7，那么K·ΔVBE=20.7×0.104=2.15V，加上0.7V就是2.85V，显然不对。问题出在d(ΔVBE)/dT的数值上：ΔVBE=VT·ln(MN)，d(ΔVBE)/dT=(k/q)·ln(MN)=0.087mV/°C×ln(MN)。如果ln(MN)=4，则d(ΔVBE)/dT=0.348mV/°C，K=1.8/0.348=5.17，K·ΔVBE=5.17×0.104=0.538V，加上0.7V得1.238V。这就对了。所以关键在于ln(MN)不能太大，否则K太小，输出偏低；也不能太小，否则ΔVBE太小，失调影响大。通常ln(MN)取4到8之间，对应ΔVBE约104mV到208mV，K约5到10。

2.3 温度系数的仿真验证方法

理论算完只是第一步，实际温度系数要靠仿真扫。我一般会做-40°C到125°C的DC扫描，看VREF的抛物线。一阶补偿后，曲线通常在中点附近有一个峰值或谷值，两端往下掉。如果峰值不在室温，说明K偏了，需要微调电阻比。仿真时要注意：BJT模型要选带温度参数的，理想模型没有自热效应和高注入效应，结果会偏乐观。另外，扫描步长要细，至少1°C，否则峰值位置看不准。我习惯用参数扫描同时看几个工艺角，tt、ff、ss、fs、sf都跑一遍，记录每个角下的温度系数和绝对值。如果某个角下温度系数突然变差，多半是BJT的beta或电阻的绝对值变化导致偏置电流变了，需要检查偏置电路的温度跟踪。

3. 主流架构选取与对比分析

3.1 简单KVL架构：最直观但最挑工艺

最简单的Bandgap就是两个BJT加一个电阻网络，利用KVL直接相加。典型电路是：一个BJT的VBE加在电阻上产生PTAT电流，这个电流再流过另一个电阻，加上另一个BJT的VBE，输出就是VBE+K·ΔVBE。这种架构的优点是结构简单、功耗低、面积小。缺点是输出电平固定，不能低于1.2V，而且对电阻匹配要求极高。如果电阻的绝对值漂了，PTAT电流就变了，温度系数直接恶化。我早期做过一版，tt角下温度系数15ppm/°C，看起来还行，但ff角下跳到80ppm/°C，原因就是电阻的绝对值在ff角下小了10%，导致偏置电流大了，VBE的温度系数变了。后来加了trim才勉强能用。

这种架构适合对成本极度敏感、对精度要求不高的场景，比如给内部LDO做参考，或者给比较器做阈值。如果你要做高精度ADC的基准，别选这个。

3.2 运放反馈架构：精度高但功耗和噪声是代价

运放反馈架构是目前最主流的。核心思想是用运放强制两个节点的电压相等，从而在电阻上产生精确的PTAT电流。典型电路是：两个BJT的VBE分别接到运放的两个输入端，运放输出驱动电阻网络，形成负反馈。这样PTAT电流由电阻比值决定，而不是电阻绝对值，匹配要求从绝对值变成了比值，精度大幅提升。运放的失调会成为主要误差源，所以通常会用chopper或auto-zero来降低失调。我做过一版带chopper的，温度系数可以做到5ppm/°C以内，但chopper的时钟馈通会引入纹波，需要加滤波。

这种架构的缺点是功耗大，运放本身要消耗电流，而且噪声比简单架构高。如果系统对噪声敏感，比如高分辨率ADC，就要在运放后面加RC滤波，或者选低噪声运放。另外，运放的增益有限，会导致两个输入节点有残余电压差，这个差会直接调制PTAT电流，所以增益至少要做到60dB以上。

3.3 电流模架构：低压应用的优选

电流模架构把VBE和ΔVBE都转换成电流，然后在电阻上相加。这样输出电平可以低于1.2V，甚至做到0.5V。原理是：VBE加在电阻上产生负温度系数电流，ΔVBE加在另一个电阻上产生正温度系数电流，两路电流按比例镜像后相加，再流过输出电阻。这种架构适合低压工艺，比如1.8V甚至1.2V供电。缺点是电流镜的失配会直接导致温度系数恶化，所以电流镜的匹配要做得很好，通常用共源共栅或者大尺寸器件。

我做过一版0.9V输出的电流模Bandgap，在1.2V供电下工作，温度系数12ppm/°C。关键点是电流镜的沟道长度要足够长，至少2倍最小尺寸，而且要走对称布局。另外，输出电阻的温度系数也会影响结果，最好用同类型电阻，让一阶温度系数抵消。

3.4 架构对比与选型决策表

选型时先看供电电压和输出要求，再看精度和功耗预算。如果供电低于1.5V，基本只能选电流模。如果精度要求低于5ppm/°C，必须加曲率补偿。如果只是给内部电路做偏置，简单KVL就够了，别过度设计。

4. 实操过程与核心环节实现

4.1 从指标到电路参数的完整设计流程

假设要设计一个温度系数小于10ppm/°C、输出1.2V、供电3.3V、功耗小于50μA的Bandgap。第一步选架构：运放反馈架构，因为精度要求中等，功耗预算够。第二步定BJT面积比和偏置电流比：取N=8，M=1，则ln(MN)=2.08，ΔVBE≈54mV，太小了，失调影响大。改N=24，M=1，ln(24)=3.18，ΔVBE≈83mV，还是偏小。取N=8，M=8，ln(64)=4.16，ΔVBE≈108mV，合适。第三步算K：d(VBE)/dT≈-1.8mV/°C，d(ΔVBE)/dT=0.087×4.16=0.362mV/°C，K=1.8/0.362=4.97。第四步算电阻比：PTAT电流I=ΔVBE/R1，输出VREF=VBE+I·R2=VBE+(R2/R1)·ΔVBE，所以R2/R1=K=4.97。取R1=10kΩ，则R2=49.7kΩ，取50kΩ。第五步算偏置电流：I=108mV/10kΩ=10.8μA，两路一共21.6μA，运放消耗20μA，总功耗约42μA，满足要求。第六步选运放：两级米勒补偿，增益70dB，相位裕度60度，输入失调用chopper降到10μV以下。

4.2 关键器件的选型与匹配技巧

BJT选纵向PNP，因为纵向PNP的beta高、匹配好。面积比N=8用3×3的阵列，中心对称布局，周围加dummy。电阻选同一类型，比如高阻多晶硅，温度系数一阶约-100ppm/°C，但比值匹配可以做到0.1%以内。电阻的宽度要足够，至少2倍最小宽度，减少边缘效应。运放的输入对管用大尺寸，面积至少10倍最小尺寸，降低失调。电流镜的沟道长度取2倍最小，匹配更好。

实操心得：BJT的集电极要接到最低电位，避免衬底漏电。如果工艺支持，用深N阱隔离，减少衬底噪声耦合。

4.3 版图布局与后仿真要点

版图是Bandgap成败的关键。我踩过的坑：第一次流片，原理图仿真温度系数8ppm/°C，实测200ppm/°C。原因就是版图不对称，两个BJT的基极电阻不匹配，导致ΔVBE有误差。后来改成共中心布局，BJT和电阻都做成交叉对称，实测降到15ppm/°C。具体做法：BJT阵列按ABBA排列，电阻用叉指结构，走线等长等宽。运放的输入对管要远离功率器件，避免热梯度。输出电阻要放在等温线上，减少热电动势。

后仿真时，要提取寄生电阻和电容，特别是BJT的基极电阻和电阻网络的寄生。如果寄生电阻与主电阻可比，温度系数会明显恶化。我一般会做蒙特卡洛仿真，跑200次，看温度系数的分布。如果3σ超过30ppm/°C，说明匹配不够，需要加大器件面积或加trim。

4.4 测试与trim策略

流片回来先测室温输出，如果偏离1.2V超过5%，说明电阻比或BJT面积比有系统误差。然后测温度系数，用温箱从-40°C到125°C，每10°C记录一次。如果曲线是抛物线，说明一阶补偿基本对，但K有偏差，可以通过trim电阻微调。如果曲线单调，说明PTAT或CTAT有一路没工作，检查偏置电路。Trim方案通常用熔丝或EEPROM，在封装后做。我习惯在电阻网络里留几个可调支路，每个支路改变0.5%的比值，覆盖±5%的范围。

注意：Trim要在多个温度点做，不能只测室温。因为trim改变的是K，会影响整个温度曲线。最好在-40°C、25°C、125°C三个点测，然后拟合出最佳trim码。

5. 常见问题与排查技巧实录

5.1 温度系数突然恶化的排查思路

温度系数从10ppm/°C跳到100ppm/°C，先查偏置电流。如果偏置电流随温度变化大，说明偏置电路的温度系数没做好。常见原因是偏置电阻的温度系数太高，或者电流镜的参考电流来自一个温度相关的源。解决办法：偏置电流用PTAT电流源，或者用与Bandgap核心同类型的电阻。另一个原因是运放的失调随温度漂移，chopper没工作或者时钟频率不对。检查chopper的时钟幅度和频率，确保开关完全导通和关断。

5.2 输出噪声与纹波的抑制方法

Bandgap的输出噪声主要来自运放和电阻。运放的闪烁噪声在低频段占主导，chopper可以把它搬到高频，但会引入纹波。纹波频率等于chopper频率，幅度取决于失调和开关电荷注入。抑制方法：在运放输出加RC滤波，截止频率低于chopper频率的十分之一。电阻的热噪声用大电阻降低，但大电阻会增加面积和寄生电容。我一般取电阻在10kΩ到100kΩ之间，噪声和面积折中。

5.3 启动电路失效的典型场景

Bandgap有两个简并点：零点和正常工作点。启动电路要把电路从零点拉出来。如果启动电路失效，输出为0V。常见原因：启动管的阈值电压漂了，或者启动电流太小。我遇到过启动管在ff角下漏电太大，导致正常工作点被拉偏。解决办法：启动管用倒比设计，或者加迟滞。启动完成后要完全关断，否则会引入额外功耗和噪声。

5.4 常见问题速查表

5.5 独家避坑经验

第一个坑：别忽略BJT的基极电阻。在低电流下，基极电阻上的压降会叠加到VBE上，导致ΔVBE计算错误。我一般会在仿真时把基极电阻提取出来，手动加进去。第二个坑：电阻的电压系数。如果电阻上的电压超过一定值，电阻值会变，导致非线性。高阻多晶硅的电压系数通常很小，但扩散电阻就明显。第三个坑：封装应力。塑料封装会对芯片产生应力，导致BJT的VBE漂移。如果精度要求高，用陶瓷封装或者做应力补偿。第四个坑：电源抑制比。Bandgap的PSRR在低频段通常只有40dB到60dB，如果系统对电源噪声敏感，要在Bandgap后面加LDO或者RC滤波。

6. 曲率补偿与高阶优化

6.1 曲率补偿的两种实现方式

一阶补偿后，温度曲线是抛物线，两端往下掉。曲率补偿就是把这个抛物线拉平。常见方法有两种：一种是利用BJT的VBE高阶项，通过不同偏置电流下的VBE差来产生一个与T·ln(T)相关的项，抵消高阶项。另一种是用MOS管的亚阈值区，产生一个与T相关的电流，注入到输出节点。第一种精度高但复杂，第二种简单但补偿范围有限。我做过一版用亚阈值补偿的，温度系数从15ppm/°C降到5ppm/°C，但补偿电流对工艺角敏感，需要trim。

6.2 高阶补偿的代价与取舍

曲率补偿不是免费的。它增加电路复杂度、功耗和面积，而且可能引入新的噪声和失调。如果系统要求低于5ppm/°C，才值得做。如果只是10ppm/°C，一阶加trim就够了。另外，曲率补偿的效果在宽温度范围内才明显，如果工作范围只有0°C到70°C，一阶补偿已经很好，没必要加。我一般先做一阶，测完如果不够再加补偿，避免过度设计。

6.3 低压低功耗场景的架构变体

在1.2V供电下，传统运放反馈架构的运放输入共模范围不够，需要改成电流模或者用低压运放。电流模架构的输出可以低于1V，但电流镜的匹配要求高。另一种变体是用亚阈值MOS代替BJT，利用MOS的亚阈值特性产生PTAT电压。这种架构功耗极低，可以做到1μA以下，但精度差，温度系数通常50ppm/°C以上。适合给物联网传感器做参考，不适合精密测量。

7. 从仿真到流片的完整检查清单

7.1 仿真阶段必须覆盖的工艺角与温度点

仿真不能只跑tt角。我一般跑tt、ff、ss、fs、sf五个角，每个角跑-40°C、-20°C、0°C、25°C、50°C、85°C、125°C七个温度点。记录每个组合下的VREF、温度系数、功耗、PSRR。如果某个角下温度系数超过指标，先看是不是电阻绝对值变化导致的，如果是，加trim；如果是BJT的beta变化导致的，改偏置电路。另外，蒙特卡洛仿真至少跑200次，看温度系数的均值和标准差。如果均值偏了，说明有系统误差；如果标准差大，说明匹配不够。

7.2 版图检查的十个关键点

1. BJT阵列是否共中心对称
2. 电阻是否叉指且等长
3. 运放输入对管是否远离热源
4. 电流镜是否对称且沟道长度足够
5. 启动管是否完全关断
6. 输出走线是否远离时钟线
7. 电源和地是否分开走
8. 保护环是否完整
9. 焊盘是否远离敏感节点
10. 是否加了dummy器件

7.3 流片后的测试计划与数据分析

流片回来先做功能测试：上电看输出是否正常，扫电源看PSRR，扫温度看温度系数。然后做trim：在室温下测输出，如果偏离1.2V，trim电阻比；在-40°C和125°C测，如果温度系数大，trim K。记录trim码和对应的温度系数，找出最佳码。最后做长期稳定性测试：高温老化1000小时，看输出漂移。如果漂移超过0.1%，说明封装应力或器件老化有问题，需要改工艺或封装。

最后再分享一个小技巧：Bandgap的测试最好用高精度万用表，至少6位半，否则读数误差会掩盖温度系数。测试时远离风扇和空调，避免气流导致温度波动。如果条件允许，用油浴槽控温，比温箱稳定。