做硬件这些年，我手机里存得最多的截图，既不是电路原理图，也不是调试波形，而是各类封装尺寸图。每次画封装、做PCB Layout、核对替代料，都要翻半天spec，好不容易找到了又发现是旧版本，尺寸对不上。群里也经常看到有人问“这颗芯片是什么封装”“这个QFN散热焊盘多大”“BGA间距0.5mm能不能走线”之类的问题。说到底，封装尺寸这件事本身不难，难的是资料太散、命名太乱，没法一眼找到能直接用的答案。
这份汇总就是按这个需求整理的。它不解决电路设计问题，也不讲封装工艺原理，而是把最常用的半导体封装尺寸、引脚间距、本体大小、焊盘设计要点放在一起，按类型拆开讲清楚。适合硬件工程师、PCB Layout工程师、采购和电子爱好者参考，尤其适合在选型阶段快速比划“这颗料能不能放得下”“这个间距生产端能不能做”这类实际问题。
1. 封装尺寸会在哪些环节卡住你
先说一个容易被忽略的事实：封装尺寸往往不是在设计一开始就被认真对待的，而是等到画封装、布局、打样之后才暴露问题。到那时候改一版板子，少说也是一周时间和几千块打样费。
我自己最常见的几个场景是这样的：
- 选型阶段：两颗功能一样的芯片，一颗是TSSOP-20，一颗是QFN-20，后者面积小很多，但底部有散热焊盘，PCB Layout时底下那一层基本不能走线。如果你只看原理图不看封装尺寸，很容易在布局阶段发现“放不下”。
- 建封装阶段：从元件库调出来的封装不一定对。比如同样是SOP-8，有些库给了窄体（body宽3.9mm），有些给了宽体（body宽7.5mm），宽度差了一倍。如果量都没量就直接用，贴装时会偏得离谱。
- 采购替代阶段：封装名字相同不代表引脚排列相同。比如SOT-23和SOT-323，本体大小不一样；MSOP-8和SOP-8，引脚间距不一样。替代前必须核对尺寸。
- 结构设计阶段：芯片高度直接影响外壳开槽、散热片贴合、隔离间距。TO-220和TO-247的高度、引脚长度完全不同，结构工程师如果没有封装数据，整套外壳设计都要返工。
所以封装尺寸不是“知道了就行”的资料，而是每个环节都要拿出来核对一遍的硬数据。下面的整理按封装类型分类，每一类都给出常见型号、典型尺寸和关键注意事项，方便直接对照使用。
2. 贴片逻辑芯片主力：SOP/SOIC、SSOP、TSSOP、MSOP的尺寸辨析
贴片逻辑芯片、运放、接口芯片、存储芯片里，最多的就是SOP/SOIC和它的一系列变体。这一族封装的特点是引脚从两侧引出，形状像海鸥翼，适合机器贴装，也适合手工焊接。命名上，SOP和SOIC基本可以混用，但不同前缀代表不同厚度和本体大小，很多人就是在这里看走眼的。
2.1 SOP/SOIC：最基础的两侧出脚封装
SOP/SOIC最经典的型号是SOIC-8和SOIC-14/16。引脚间距统一是1.27mm，这个间距也是整个SOP系列里最宽松的，手工焊接几乎没什么压力。
| 封装 | 本体长（mm） | 本体宽（mm） | 引脚间距（mm） | 引脚数 |
|---|---|---|---|---|
| SOIC-8（窄体） | 4.9 | 3.9 | 1.27 | 8 |
| SOIC-14（窄体） | 8.65 | 3.9 | 1.27 | 14 |
| SOIC-14（宽体） | 8.65 | 7.5 | 1.27 | 14 |
| SOIC-16（窄体） | 9.9 | 3.9 | 1.27 | 16 |
| SOIC-16（宽体） | 10.3 | 7.5 | 1.27 | 16 |
| SOP-8（PowerPad） | 4.9 | 3.9 | 1.27 | 8（底部带焊盘） |
注意看表格里的宽体和窄体。同样是14脚、16脚，宽度能差出一倍。这个宽度直接影响封装焊盘的距离，PCB封装如果没选对，芯片放上去会有一半引脚悬空。区分方法很简单，看datasheet里的“body width”一栏，3.9mm是窄体，7.5mm是宽体。另外，有些功率SOP会在底部加一个散热焊盘，比如PowerPad封装的SOIC-8，这种封装底部焊盘尺寸一般落在2.2mm x 2.2mm左右，但不同厂家差异不小，必须按具体型号核对。
2.2 SSOP/TSSOP/MSOP：缩间距的省面积方案
当引脚数量上去了，1.27mm的间距太占地方，就有了间距0.65mm的SSOP、TSSOP和更小的MSOP。
| 封装 | 典型引脚数 | 本体长（mm） | 本体宽（mm） | 引脚间距（mm） |
|---|---|---|---|---|
| SSOP-20 | 20 | 7.2 | 5.3 | 0.65 |
| SSOP-28 | 28 | 10.2 | 5.3 | 0.65 |
| TSSOP-16 | 16 | 5.0 | 4.4 | 0.65 |
| TSSOP-20 | 20 | 6.5 | 4.4 | 0.65 |
| TSSOP-24 | 24 | 7.8 | 4.4 | 0.65 |
| MSOP-8 | 8 | 3.0 | 3.0 | 0.65 |
| MSOP-10 | 10 | 3.0 | 3.0 | 0.5 |
这几类封装长得非常像，区分核心就是本体宽度。
- SSOP的宽一般在5.3mm左右，比TSSOP宽。
- TSSOP宽4.4mm，“T”代表Thin（薄），封装厚度通常更小。
- MSOP（也叫Mini-SOP）本体只有3mm见方，引脚数少但很紧凑。
建封装的时候最容易出错的是MSOP-8和TSSOP-8。有些封装库把MSOP-8做成了SOP-8的尺寸，焊接时chip直接悬浮在焊盘上，引脚对不齐。所以拿到新芯片，第一步永远是量本体，而不是看库里的名字。
2.3 选型时的判别要点
SOP家族选型，我习惯按这个顺序判断：
- 看引脚数，确定大概封装系列。
- 看本体宽度，判断是窄体还是宽体，是SSOP/TSSOP还是MSOP。
- 看引脚间距，0.65mm是分水岭，小于0.65mm就要特别注意焊盘精度和钢网开孔。
- 看封装高度，结构设计卡高度时，TSSOP比SSOP有优势。
另外提一句，0.65mm间距的封装，手工焊接难度会明显上升。如果你只是打样几块板，又没有热风枪，建议优先选间距1.27mm的SOIC，哪怕占点面积，焊接良率会高很多。
3. QFP与QFN：四边出脚和底部散热，尺寸和焊盘设计要一起看
QFP和QFN是引脚数量中等偏上时最常碰到的两类封装。QFP四边有引脚，像海鸥翼一样伸出来；QFN四边只有裸露的焊盘，底部通常还有一个大的散热/接地焊盘。两者外形都是方形，但设计逻辑完全不同。
3.1 QFP家族：LQFP/TQFP/PQFP的区别
QFP家族常见的命名有QFP、LQFP、TQFP、PQFP。LQFP里的“L”是Low-profile，TQFP里的“T”是Thin，两者都是薄型，本体高度一般1.4mm左右，而普通QFP、PQFP高度可能到2.7mm以上。选型时如果结构空间紧张，优先用LQFP或TQFP。
| 封装 | 典型引脚数 | 本体尺寸（mm） | 引脚间距（mm） |
|---|---|---|---|
| LQFP-32 | 32 | 7 x 7 | 0.8 |
| LQFP-48 | 48 | 7 x 7 | 0.5 |
| LQFP-64 | 64 | 10 x 10 | 0.5 |
| LQFP-80 | 80 | 12 x 12 | 0.5 |
| LQFP-100 | 100 | 14 x 14 | 0.5 |
| LQFP-144 | 144 | 20 x 20 | 0.5 |
| TQFP-44 | 44 | 10 x 10 | 0.8 |
| TQFP-64 | 64 | 10 x 10 | 0.5 |
QFP的引脚间距以0.5mm和0.8mm最常见。0.5mm间距的引脚宽度很细，贴片机精度不够时容易偏移，手工焊接更是容易连锡。如果只是做样板，建议引脚间距低于0.65mm的封装都交给贴片厂，不要头铁手焊。
QFP封装还有一个容易被忽略的问题：引脚是伸出本体之外的，封装占的PCB面积要比本体尺寸大一圈。画封装时焊盘外侧要留出足够的余量，不然引脚容易伸出板边，或者和旁边的元器件打架。
3.2 QFN系列：没有引脚的“四边焊盘”
QFN封装最大的特点是底部有一个暴露焊盘（Exposed Pad），通常标记为EP。这个焊盘既承担散热，也常常是地回路的一部分。QFN本体的长宽和引脚间距直接决定焊接难度，底部EP的尺寸则直接决定散热能力。
| 封装 | 本体尺寸（mm） | 引脚间距（mm） | 典型EP尺寸（mm） |
|---|---|---|---|
| QFN-16 | 3 x 3 | 0.5 | 1.7 x 1.7 |
| QFN-20 | 4 x 4 | 0.5 | 2.3 x 2.3 |
| QFN-24 | 4 x 4 | 0.5 | 2.5 x 2.5 |
| QFN-32 | 5 x 5 | 0.5 | 3.2 x 3.2 |
| QFN-48 | 6 x 6 | 0.4 | 3.6 x 3.6 |
| QFN-64 | 9 x 9 | 0.5 | 5.6 x 5.6 |
QFN的引脚间距有两个常见档位：0.5mm和0.4mm。0.4mm间距已经接近工艺极限，PCB焊盘和钢网开孔稍有偏差，焊接后就有桥连风险。做这种封装时，钢网要按封装厂建议开孔，有些还要在EP焊盘上做“十字开孔”或“点阵开孔”来减少空洞。
3.3 散热焊盘与Layout要点
很多人画QFN封装时，只关心四边引脚，结果底部EP焊盘要么画得过大，要么干脆忘了画。实际上EP焊盘是QFN的灵魂。
- EP焊盘尺寸应比芯片底部EP的data sheet值略小一点点，一般小0.1mm到0.2mm，避免焊锡溢出到引脚上导致短路。
- EP焊盘下方要打散热过孔，孔径0.2mm到0.3mm，数量根据电流和散热需求来定。
- 过孔不要直接开在EP焊盘正中心，最好交错排列，避免焊锡流进过孔。
- QFN侧面一般没有引脚伸出，焊盘完全藏在芯片底下，AOI光学检测很难看到焊接质量。现在很多QFN加了“可润湿侧翼”（Wettable Flank）工艺，侧面有一小段镀锡，方便AOI检查。选型时可以优先考虑这种版本。
4. BGA/CSP/WLCSP：从间距、球径到PCB叠层的连锁反应
BGA封装是“球栅阵列”，引脚变成芯片底部的焊球，从上往下看就是一片阵列。它的优势是引脚密度高、不需要四边伸脚，但代价是所有引脚都在视线之外，出问题只能靠X-ray。
4.1 从间距开始选BGA
BGA的间距常见有三档：1.0mm、0.8mm、0.5mm（以及更小的0.4mm）。间距不同，PCB设计难度天差地别。
| 封装 | 常见网格 | 典型本体尺寸（mm） | 焊球间距（mm） | 常见焊球直径（mm） |
|---|---|---|---|---|
| BGA-256 | 16 x 16 | 17 x 17 | 1.0 | 0.6 |
| BGA-324 | 18 x 18 | 19 x 19 | 1.0 | 0.6 |
| BGA-484 | 22 x 22 | 23 x 23 | 1.0 | 0.6 |
| BGA-100 | 10 x 10 | 11 x 11 | 0.8 | 0.4 |
| BGA-400（0.8） | 20 x 20 | 17 x 17 | 0.8 | 0.45 |
| BGA-64（0.5） | 8 x 8 | 8 x 8 | 0.5 | 0.3 |
| BGA-144（0.5） | 12 x 12 | 10 x 10 | 0.5 | 0.3 |
1.0mm间距的BGA是最好处理的，相邻焊球之间可以走一根线，甚至有的可以走两根线。0.8mm间距就要谨慎了，走线宽度和间距都得压缩，0.5mm间距基本告别普通4层板，需要HDI板或盲埋孔工艺，成本翻倍。0.4mm间距的BGA，一般直接考虑用WLCSP（晶圆级封装）或者换方案，否则PCB加工厂都未必接单。
4.2 焊盘、过孔和走线的配合
BGA的PCB焊盘设计有两种主流方式：焊盘定义焊盘（SMD）和焊盘不在阻焊层定义的NSMD。NSMD是目前的主流选择，焊盘比焊球尺寸小一圈，阻焊层开窗比焊盘大，优点是对位容差更大，焊盘直径约为球径的0.8倍左右。
画BGA时最怕的是焊盘底下直接打过孔，焊锡在回流焊时会顺着过孔吸走，形成空洞甚至虚焊。常规做法是：
- 1.0mm间距：焊盘之间可以走一根0.1mm的线，过孔放在焊盘之间的空位。
- 0.8mm间距：过孔只能放在焊盘外的相邻空隙，通常需要“盘中孔”或“狗骨头”走线。
- 0.5mm及以下：建议直接上HDI，用激光盲孔。
4.3 CSP与WLCSP：封装尺寸接近芯片本体
CSP（芯片级封装）和WLCSP（晶圆级封装）的共同点是封装尺寸非常接近裸芯片尺寸。WLCSP直接把焊球做在晶圆上，没有传统塑封体，芯片背面就是晶圆背面。
这类封装的最大优势是面积小，几乎可以做到和die一样大，适合手机、物联网模块等空间极紧的场景。但劣势也很明显：引脚间距小（0.4mm、0.35mm甚至0.3mm），PCB工艺要求高，而且芯片边缘非常脆弱，layout时焊盘外侧一定要注意留保护距离。
如果只是做功能验证，我强烈建议不要一上来就选WLCSP。同样的MCU，往往有TQFP或QFN的封装版本，打样和调试都会轻松很多。
5. 直插和功率器件：DIP、TO-220/247/252/263，尺寸之外还要算散热
直插器件和功率器件是另一套思路。DIP是历史最悠久的插件封装，TO系列则要面对“散热面积、安装孔、引脚间距”三件套。这类封装看起来笨重，但在散热和维修便利性上，今天仍有很多场景离不开它们。
5.1 DIP：2.54mm的黄金间距
DIP封装的引脚间距是2.54mm（0.1英寸），两排引脚间距常见为7.62mm（0.3英寸）。这是几乎所有直插逻辑芯片、单片机、运放的经典封装。
| 封装 | 引脚间距（mm） | 排间距（mm） | 本体宽度（mm） |
|---|---|---|---|
| DIP-8 | 2.54 | 7.62 | 6.35 |
| DIP-14 | 2.54 | 7.62 | 6.35 |
| DIP-16 | 2.54 | 7.62 | 6.35 |
| DIP-20 | 2.54 | 7.62 | 6.35 |
| DIP-28 | 2.54 | 7.62 | 6.35 |
| DIP-40 | 2.54 | 15.24 | 6.35（部分宽体） |
DIP封装的PCB通孔尺寸很有讲究。孔径太大会导致芯片在插件时晃动，焊接后引脚和焊盘接触不良；孔径太小又插不进去。常规做法是通孔直径取引脚宽度的1.2到1.5倍，常用值在0.8mm到1.0mm之间。焊盘外径则建议2.0mm左右，太小了焊盘吃锡不够，太大了两条焊盘容易连在一起。
5.2 TO系列：功率管的尺寸和安装方式
TO系列以TO-220、TO-247、TO-252（DPAK）、TO-263（D2PAK）最常见。
| 封装 | 引脚数 | 引脚间距（mm） | 本体尺寸（mm） | 特点 |
|---|---|---|---|---|
| TO-220 | 3 | 2.54 | 10.4 x 4.5 | 带金属散热片，可加散热器 |
| TO-247 | 3 | 5.44 | 15.9 x 5.0 | 大电流大功率，一颗顶几颗TO-220 |
| TO-252（DPAK） | 3 | 2.29 | 6.5 x 6.1 | 贴片式，可过较大电流 |
| TO-263（D2PAK） | 3 | 1.27 | 10.2 x 9.0 | 贴片式大功率，焊盘面积决定散热 |
| TO-92 | 3 | 1.27 | 4.6 x 3.7 | 小功率直插三极管常见 |
TO-220和TO-247的安装孔直径一般是3.2mm，方便M3螺丝穿过。设计layout时不要把安装孔画得离器件本体太近，否则装上散热片后会压到旁边元件。安装孔所在的铜箔区域通常要开大焊盘，因为很多设计中螺丝柱和散热片本身就是接地回路的一部分。
TO-263这类贴片功率封装最需要注意的是PCB铜箔面积。芯片规格书会给一个“最小焊盘面积”或者“热阻参考”，但实际经验是：能铺多大铜就铺多大，散热铜箔不能只做引脚周围一小块，要尽量连接到更大面积的铜皮和过孔阵列上。
5.3 散热设计中的尺寸问题
功率器件散热好不好，一半取决于封装尺寸，一半取决于PCB布局。
- 引脚间距决定了爬电距离。高压场景下，TO-220的两脚之间如果直接走铜箔，可能因为距离太近而击穿，画封装时要保留足够间距。
- 金属散热片和PCB的距离。TO-220的散热片通常和中间引脚是同一个金属片，电气上可能是漏极/集电极。如果散热片会接触到其他走线，必须做电气隔离或在结构上留出空隙。
- 贴片功率器件的散热焊盘和通孔。DPAK、D2PAK的散热焊盘不仅要够大，还要在焊盘上打一排0.3mm到0.5mm的过孔，把热量导到背面铜箔。过孔不要打在焊盘正中央回流焊位置，否则焊锡会渗到背面，形成虚焊空洞。
6. 小信号分立器件：SOT-23、SOT-323、SOT-89、SOD-123这些尺寸坑
小信号分立器件是三极管、二极管、稳压管、MOS管的天下。它们的封装名字很相似，尺寸却天差地别。这一节专门扫一遍最容易混淆的几个。
6.1 SOT系列本体尺寸对照
SOT是Small Outline Transistor的缩写，最早用于小信号三极管，现在MOS管、稳压器也常用。
| 封装 | 本体长（mm） | 本体宽（mm） | 引脚间距（mm） | 常见用途 |
|---|---|---|---|---|
| SOT-23 | 2.9 | 1.6 | 0.95 | 小信号三极管、MOS、运放 |
| SOT-23-5 | 2.9 | 1.6 | 0.95/0.65 | 五脚稳压、LDO |
| SOT-23-6 | 2.9 | 1.6 | 0.95/0.65 | 六脚电源IC |
| SOT-323 | 2.1 | 1.25 | 0.65 | 小尺寸三极管 |
| SOT-89 | 4.5 | 2.5 | 1.5 | 中功率稳压管、MOS |
| SOT-223 | 6.5 | 3.5 | 2.3 | 中功率稳压、MOS |
SOT-23的引脚间距是0.95mm，手工焊接不算难，但六个脚的SOT-23-6在拆焊时很容易把焊盘扯掉。SOT-89的特点是中间那个引脚（通常是散热端）特别宽，焊接时要注意这个脚要多上锡，否则功率一大就会过热。
6.2 二极管封装：SOD-123、SOD-323和SMA/SMB/SMC
| 封装 | 本体长（mm） | 本体宽（mm） | 引脚间距（mm） | 额定功率参考 |
|---|---|---|---|---|
| SOD-123 | 2.7 | 1.6 | 2.0 | 小信号二极管 |
| SOD-323 | 1.7 | 1.25 | 1.5 | 超小型二极管 |
| SOD-523 | 1.2 | 0.8 | 1.1 | 超微型二极管 |
| SMA（DO-214AC） | 4.6 | 2.6 | 4.2 | 1A~2A整流 |
| SMB（DO-214AA） | 4.6 | 3.1 | 4.4 | 2A~3A整流 |
| SMC（DO-214AB） | 7.0 | 5.4 | 6.6 | 大电流整流、TVS |
SOD-123和SOD-323的区别不只是大小。SOD-323比SOD-123小了近一半，功率能力也低很多，替代时必须看规格书确认反向耐压和电流。SMA/SMB/SMC这三个封装外观几乎是一样的条形，只是体积递增，很多工程师误以为焊盘尺寸一样能通用替换，实际上尺寸不够会导致焊接强度不足，大电流时还可能过热脱焊。
6.3 最容易混淆的几对
我见过最多次的封装混淆是这三组：
- SOT-23和SOT-323：引脚功能排列可能完全相同，但SOT-323整体小了约40%。PCB封装尺寸不匹配时，SOT-323芯片放到SOT-23焊盘上会偏到一边，引脚搭不上焊盘。
- SOT-89和SOT-223：两者都是三脚+一个大散热脚，但SOT-223明显更长，间距也更大。如果在同一块板上混用，必须做两组不同的封装。
- SMA和SMB：这两者引脚间距只差0.2mm左右，很多人认为互换没问题。实际上SMB比SMA本体更大，如果SMA焊盘上装SMB，两端的焊盘可能被本体遮住导致上锡不足，过流能力直接缩水。
给个经验：做BOM替代评估时，不只是对比电气参数，要把封装尺寸列在一起逐项比一遍，特别是本体长宽、引脚间距、散热焊盘大小这三项。任何一个对不上，都不要轻易说“兼容替代”。
7. 拿到一颗陌生芯片，怎么快速判断封装型号
很多时候我们拿到的是一颗没有完整标签的芯片，或者是散新料、拆机料，只能靠外观判断封装。下面是一套我自己常用的判断流程。
7.1 测量工具和方法
最基础的工具就是数显卡尺，建议选精度0.01mm的，量程150mm足够。测的时候注意几点：
- 量本体长宽：不包括引脚。QFP、TQFP这种引脚伸出来的，别把引脚算进去，不然数据会差2到3mm。
- 量本体高度：从PCB贴装面到芯片顶面。BGA和QFN量起来比较容易，QFP要小心别量到引脚翘起的高度。
- 量引脚间距：多量几组取平均值，不要只量一组，因为引脚本身有公差。
没有卡尺的话，也可以用PCB焊盘间距做参考。比如DIP排间距是7.62mm，SOP-8焊盘间距是1.27mm，拿芯片放到已知焊盘上比一下，基本能判断出个大概。
7.2 从尺寸反推封装类型
按这个顺序判断：
- 看引脚位置：两侧出脚是SOP/SSOP/TSSOP/MSOP/DIP；四边出脚是QFP/LQFP/TQFP；底部出球是BGA/CSP/WLCSP；底部无引脚只有焊盘是QFN/LCC。
- 看引脚间距：2.54mm大概率是DIP，1.27mm大概率是SOIC，0.65mm大概率是SSOP/TSSOP，0.5mm可能是TSSOP/LQFP/QFN，0.4mm大概率是QFN或细间距BGA。
- 量本体宽度：3.9mm是窄体SOIC，4.4mm是TSSOP，5.3mm是SSOP，3.0mm见方是MSOP。
- 看底部焊盘：QFN底部一定是大块铜皮，SOP/SSOP底部一般没有。用万用表量底部焊盘和四边引脚是否导通，QFN的EP焊盘通常是地或电源。
7.3 命名规律和资料核对
封装命名没有统一标准，同一个芯片在TI、ST、NXP那儿可能写法都不一样。但基本规律可以参考：
- SOP/SOIC：Standard Outline Package，直插时代的革命者。
- SSOP：Shrink SOP，缩间距版本。
- TSSOP：Thin Shrink SOP，薄型缩间距版本。
- MSOP：Mini SOP，迷你版本。
- LQFP/TQFP：Low-profile/Thin Quad Flat Pack，低矮型四边出脚。
- QFN：Quad Flat No-lead，四边无引脚。
- BGA：Ball Grid Array，球栅阵列。
拿到一个封装名称后，最好的核对方式是直接找JEDEC标准和原厂datasheet。很多厂商提供封装外形图，上面会标全所有关键尺寸，包括引脚长度、宽度、高度公差。画封装时一定不要用“网上的通用封装”，尽量用原厂推荐尺寸，能避免大量返工。
8. 我踩过的封装坑，希望你不用再踩
最后这一部分是我这些年实打实踩过的坑，每一个都对应过一次改板、一次返工或者一次批量焊接事故。写出来供你参考。
8.1 通孔封装：孔径和焊盘尺寸决定一切
第一次画DIP封装时，我直接套用了默认焊盘外径2.5mm、孔径1.0mm，结果PCB回来，芯片插上去歪歪扭扭，焊盘之间还起了锡桥。原因是焊盘间距太小，外径过大导致相邻焊盘几乎挨在一起。
后来我养成了一个习惯：画通孔封装前，先量一下引脚的实际宽度和厚度。常见的DIP引脚宽度在0.4mm到0.6mm之间，厚度0.25mm左右。孔径取0.9mm到1.0mm是合适的，但焊盘外径不能一味贪大，1.8mm到2.0mm已经足够。引脚特别粗的功率器件，比如TO-247，孔径要放大到1.3mm以上，焊盘外径做到2.5mm，不然引脚根部会和焊盘壁短路。
8.2 贴片封装：QFN的EP焊盘和引脚间距是重灾区
有一次画QFN-32，我图省事，直接用了EDA里自动生成的封装。结果回板后焊接，几乎每个QFN都出现了“锡珠”现象，用X-ray一看，底部EP的焊锡大量溢出，把四边引脚都连起来了。
找原因时发现是EDA库里的EP焊盘比实际芯片大了0.3mm，焊锡量又偏多，回流焊时全部溢到了边上。从那以后，我画QFN的规矩就变成了：
- EP焊盘尺寸从datasheet的ep值里减去0.1到0.2mm。
- 钢网开孔用datasheet推荐比例，不直接等于焊盘大小。
- 如果EP焊盘很大，钢网开成网格状，避免焊锡堆积产生空洞。
0.4mm间距的QFN，我还会在layout时把引脚焊盘稍微做长一点，方便AOI识别和对位，但宽度一定不能放宽，放宽就等着连锡吧。
8.3 BGA的教训：0.8mm间距也得认真算走线
BGA-100那一次，我本来以为0.8mm间距挺宽裕，结果画到中间发现有两排引脚需要穿越一个区域，必须从焊盘之间走线。当时没仔细算，直接用了0.1mm线宽，结果PCB厂打来电话说线宽线距都要改，否则良率太低。
后来学乖了。任何BGA封装，画之前先做“扇出规划”：
- 确认每个焊盘打孔的位置，看能不能用通孔解决。
- 计算通道内的可用走线数量和宽度。
- 如果间距低于0.65mm，提前和PCB厂确认工艺参数，不要等设计完了再问。
BGA还有一个隐藏问题：散热。BGA焊球传热能力有限，如果芯片功耗大，正面要加散热片，或者在PCB背面正对BGA的位置铺铜打孔。别以为BGA封装本身能散热，实际上它比QFN差远了。
8.4 建库检查习惯
建封装库这件事，很多人不重视，但封装库错了，后面的全白搭。我现在的流程是这样：
- 从原厂datasheet下载封装外形图PDF，把页码标注到封装文档里。
- 在EDA里画完后，用“测量工具”逐个核对关键尺寸，包括本体长宽、引脚间距、焊盘长宽、EP焊盘尺寸。
- 做一块“封装验证板”，把常用封装以最小间距排布在一起打样，回来后实际摆放芯片验证。
- 新封装第一次量产前，先打几片样板做贴装验证，不要直接上批量。
这套流程看起来繁琐，但比起改板返工的时间和钱，已经是非常经济了。
做硬件就是一门“细节里抠生死”的手艺。封装尺寸看起来是印在datasheet角落的一行数字，但每一个数字背后都连着焊盘、钢网、回流焊温度和产品可靠性。希望这份汇总能帮你少翻几次datasheet，少踩几个我踩过的坑。后面我还会按具体封装类型再做几份更详细的对照表，有需要的话可以留意。
