常用半导体封装尺寸与PCB焊盘设计速查：从DIP到BGA

做硬件设计这些年，我发现自己每隔一阵子就要翻一遍常用封装尺寸表。一方面是画PCB封装库时得核对数据，另一方面是总有同事拿着芯片问“SOT-23和SOT-323到底差在哪”“QFN-32的焊盘该留多大”“BGA-144逃逸布线怎么走”。网上能查到的尺寸资料虽然不少，但东一份西一份，有的还是不靠谱的二手转述，看着看着就晕了。我干脆把标准半导体封装的尺寸整理成一份可直接拿来用的汇总，内容覆盖从老祖宗级的DIP到现在的BGA，顺带把命名规律、焊盘设计要点和踩过的坑也一并写出来，希望能帮你少走点弯路。

这份汇总适合正在画封装库的工程师、准备手工焊接的爱好者、做选型对比的产品人员，也适合刚入门还不清楚各类封装大小差异的同学。你不需要背下所有数字，重点是掌握“怎么查”“怎么量”“怎么根据尺寸做设计决策”。

1. 先搞清楚封装尺寸的“标准”是从哪来的

1.1 为什么需要封装尺寸标准

封装尺寸这件事，本质上是“机械接口的约定”。一颗芯片要焊到PCB上，引脚位置、本体大小、高度、公差，任何一个环节对不上，焊接和装配就会出问题。半导体行业发展到今天，封装尺寸已经不只是每家厂商自己说了算，背后有一整套标准体系在支撑。

想象一下，如果每一家芯片公司都把SOT-23做得尺寸不一样，PCB封装库就得为每颗芯片单独画一种焊盘，换一颗器件还要重新改板，整个供应链都会乱套。所以行业里才有了JEDEC、EIAJ这些标准组织，把常见的封装外形统一成标准图纸。只要你画封装库时遵循同一套标准，不同厂家的同规格封装就能互相替换，这也是“兼容设计”的基础。

1.2 标准组织与文件编号

在封装尺寸这个领域，最常被引用的标准来自两个体系：

• JEDEC，固态技术协会，制定了很多IC封装外形标准，像MS-012（对应SOIC-8）、MS-013（对应宽体SOIC）、MO-192（QFN常见）等
• EIAJ，日本电子工业协会标准，很多日本厂商的封装外形会引用EIAJ编号，比如EIAJ SC-82对应SOT-23这类小外形晶体管

除了上面两个，IPC（国际电子工业联接协会）的IPC-7351B标准主要针对PCB焊盘图形设计，它给出的不是芯片本体尺寸，而是“该在PCB上画多大的铜箔焊盘”，对PCB设计人员来说参考价值甚至更高。

实际操作中，你在芯片数据手册里看到的封装图，一般会直接引用JEDEC或EIAJ的标准号，同时还会把具体的外形尺寸标出来。不同制造商即使都做SOT-23，本体尺寸可能有细微差别，但引脚间距、跨距这些关键接口尺寸会保持一致，这样就能保证焊盘兼容。

1.3 量尺寸的正确姿势：认准“最大/最小范围”

标准封装图纸里几乎所有尺寸都是“范围值”，比如某封装的本体长度标注为“2.90 mm ±0.10 mm”，意思是实际生产出来的器件长度会在2.80到3.00 mm之间波动。这是因为塑封工艺存在模具公差，各家采购的环氧树脂收缩率也有差异，必须留出合理余量。

所以你在量芯片时发现“怎么比数据手册大了一点点”，大概率不是买到了假货，而是在公差范围内。真正要注意的是引脚间距这类接口尺寸，它们通常由引线框架决定，一致性比塑封本体好得多。另一个容易出错的地方是量本体宽度时不小心压到引脚，游标卡尺的测量点选错了，数据就会差出不少。

2. 封装命名里的数字到底是什么意思

2.1 从缩写到后缀数字的规律

封装名称看似乱，其实有迹可循。比如SOT是Small Outline Transistor的缩写，直译是“小外形晶体管”，它的名字里通常带一个数字，这个数字更像一个“型号代码”，跟引脚数没有必然对应。SOT-23既有3脚版本也有5脚、6脚版本，通信上常写成SOT-23-3、SOT-23-5、SOT-23-6来区分。

SOIC/SOP系列就好理解得多，SOIC-8、SOIC-14、SOIC-16，数字直接对应引脚数。QFN-32代表32脚四边扁平无引脚封装，BGA-144代表144个锡球的球栅阵列，这些数字同样是引脚数。而TO-220、TO-247这样的TO系列，数字是外形的序列号，跟引脚数无关，TO-220通常是3脚，也有5脚的版本但很少见。

清楚了这些，看到“TSSOP-20”时脑子里的第一反应应该是“引脚间距0.65mm的薄型小外形封装，共20脚”，而不是被那一串大写字母唬住。

2.2 同一封装在不同厂家的“艺名”

封装命名最坑的地方在于，同样一种物理外形，不同厂家的称呼可能完全不同。例如：

• SOT-23-5也被称为SOT-25、SSOT-5，甚至SC-74A
• SOT-23-6又叫SOT-26、SC-74
• SC-70-5其实就是SOT-353，也见过有人叫它SOT-23-5的“缩小版”，但它俩尺寸差很多
• QFN有时候叫MLF（Micro Lead Frame）或者DFN，本质上是一类东西

我实际画封装库时，绝对不会只看芯片型号后面那一串字母，一定要打开数据手册最后一两页的封装图，确认外形尺寸和引脚间距，否则很容易把SOT-353当成SOT-23放进库里，板子打回来才发现焊盘间距对不上。

3. 经典通孔封装尺寸：DIP和TO系列

3.1 DIP双列直插封装

DIP（Dual Inline Package）是IC封装里的“活化石”，从1970年代一直用到现在。常见的有DIP-8、DIP-14、DIP-16、DIP-20等，引脚间距固定为2.54 mm，这也是从英制0.1 inch换算来的标准栅格间距。

DIP封装的本体尺寸一般按引脚数线性增长。DIP-8的本体长度大约9.2 mm，宽度6.4 mm，高度在3.3到5.3 mm之间波动，因为有些是陶瓷的，有些是塑封的。DIP-14和DIP-16的本体长度约19.2 mm，DIP-20则接近24.4 mm，宽度基本都是6.4 mm。两排引脚之间的间距是7.62 mm，对应300 mil。

DIP还有一个“兄弟”叫SIP（Single Inline Package），只有一个方向的直脚，不过现在用得很少。玩过老式游戏卡带的朋友应该对DIP有亲切感，早期FC游戏卡里的PRG芯片和CHR芯片就是DIP封装。

3.2 TO系列晶体管封装

TO封装的家族非常庞大，常见的是TO-92、TO-220、TO-247。TO-92是一种小型的直插晶体管封装，常见于三极管、稳压管、温度传感器，本体尺寸约4.8 mm × 3.9 mm，引脚间距2.54 mm，三根引脚一字排开。很多霍尔传感器、电压基准也用这玩意，手焊时要先掰开引脚，不然三脚之间的间距太近，焊盘之间容易连锡。

TO-220则是经典的中功率直插封装，带一个金属散热片和安装孔，本体尺寸不含散热片大约10.4 mm × 4.5 mm，三根引脚间距2.54 mm。它的安装孔直径约3.5 mm，用来固定螺丝加装散热片。TO-247比TO-220大一圈，本体约15.9 mm × 5.0 mm，适合几十瓦到一百多瓦的功率器件，常用于大功率MOS管和IGBT。

TO系列对应插座也有利有弊：我在原型验证阶段喜欢直插封装，方便飞线和更换；但量产板几乎全用贴片封装，人工成本和板厂钻孔成本都能省下来。

4. 表贴封装中的主力：SOT、SOIC和QFP

4.1 SOT家族：小身材大能量

SOT家族在模拟器件里出现频率极高，小信号MOS管、LDO、运放、稳压基准、数字温度传感器，到处都能看到它们。SOT-23的常见本体尺寸是2.9 mm × 1.6 mm（不同厂家可能在1.3 mm到1.6 mm之间浮动），引脚间距0.95 mm，左右两侧引脚跨距约1.9 mm。

比SOT-23更小的是SOT-323和SOT-353，本体约2.1 mm × 1.25 mm，引脚间距0.65 mm。设计高密度板卡时，这俩封装非常吃香，但焊接难度也随之增加，手工焊需要稳定的烙铁头和放大镜。SOT-89则是带大散热片的三脚封装，本体4.5 mm × 2.5 mm，常见于中功率三极管和稳压器，底部有一块大的collector焊盘，要确保铺铜和过孔散热。

SOT-223属于“带耳朵的”表贴封装，本体6.5 mm × 3.5 mm，四个脚里有两个是散热片。我刚入行时用SOT-223做LDO，因为不了解散热焊盘的意义，结果底层没铺铜，芯片高温降额，之后凡是带散热焊盘的封装，我都默认在PCB底层加一块对应铜皮。

下面是常见SOT封装的尺寸速查表：

4.2 SOIC/SOP家族：IC封装的常青树

SOIC（Small Outline IC）也叫SOP，是从DIP演化来的表贴版。SOIC-8的标准本体尺寸为4.9 mm × 3.9 mm，引脚间距1.27 mm，这个间距对应50 mil，对PCB走线和手工焊接都非常友好。SOIC-14本体约8.65 mm × 3.9 mm，SOIC-16则长10.0 mm，宽度基本不变，窄体都是3.9 mm。另外还有宽体版本，宽度7.5 mm，常见于一些运放、接口芯片和电源芯片，比如LM358的宽体SOIC-8就比窄体看起来胖一圈。

在SOIC基础上还延伸出一大堆变种：TSSOP引脚间距0.65 mm，本体宽度4.4 mm，常见TSSOP-8、TSSOP-14、TSSOP-20等；MSOP（也叫MicroSOIC）本体约3.0 mm × 3.0 mm，引脚间距0.65 mm，常用于小型运放和ADC；SSOP有引脚间距0.635 mm和0.65 mm两种常见说法，不同厂家标准存在区别，用的时候必须对着实物图核对。

0.65 mm的引脚间距已经不适合直插焊盘直接手焊，焊盘长度和宽度要严格按照IPC建议设计，焊接时用镊子贴片加助焊剂，拖焊反而容易连锡。

4.3 QFP四边引脚封装

当引脚数量超过40，SOIC的“两条腿”就不够用了，于是出现了四边都有引脚的QFP（Quad Flat Package）。它又分LQFP（低厚度）、TQFP（薄型）、MQFP（公制）等，本质上都是带鸥翼引脚的四面封装。

QFP的尺寸规格非常多，常见的有QFP-32（7 mm × 7 mm，0.8 mm间距）、LQFP-48（7 mm × 7 mm，0.5 mm间距）、LQFP-64（12 mm × 12 mm 或14 mm × 14 mm，0.5 mm间距）、QFP-100（14 mm × 14 mm，0.5 mm间距）等。引脚间距越小，焊接和检查难度越大，0.5 mm以下的QFP过回流焊后必须用AOI检查引脚，肉眼很难判断是否有桥连。

QFP的特点是引脚是外露的，方便测试，也方便返修。但引脚又细又软，运输和操作时要特别小心，一不小弯了脚，用镊子掰回去时容易断。我对这类封装的建议是：PCB封装库里的焊盘长度要留足余量，理论上让焊盘比引脚长出0.5 mm左右，这样回流焊时锡膏有足够的润湿面积，虚焊率明显下降。

5. 高密度封装：QFN和BGA的尺寸细节

5.1 QFN：底部焊盘的散热秘密

QFN（Quad Flat No-lead）四边没有外露引脚，引脚在封装底部，周围一圈是铜触点，中间有一个很大的裸露散热焊盘。常见的QFN-16本体3 mm × 3 mm，QFN-24本体4 mm × 4 mm，QFN-32本体5 mm × 5 mm，QFN-48本体6 mm × 6 mm，引脚间距通常是0.4 mm到0.5 mm。

QFN的底部散热焊盘尺寸非常关键，比如QFN-32底部中央焊盘的边长可能在3.2 mm左右，PCB上对应区域要开同样大小的铜皮，并打矩阵过孔把热量引导到背面。我实测过，散热过孔从9个增加到25个，电源芯片的温升能降低10°C以上，代价只是PCB加工费稍微多一点点。

QFN焊接后无法看到引脚，检修难度高。不过现在很多新封装带有wettable flank（可润湿侧翼）设计，侧面露出的铜可以在回流焊后攀锡，方便AOI光学检查和X-Ray复查。

5.2 BGA和CSP：球栅阵列的世界

BGA把引脚换成了芯片底部的锡球阵列，引脚间距常见有1.27 mm、1.0 mm、0.8 mm、0.65 mm和0.5 mm，间距越小，集成密度越高，但PCB的逃逸布线也越难。

BGA-64（8 mm × 8 mm）、BGA-100（10 mm × 10 mm）、BGA-144（12 mm × 12 mm 或 13 mm × 13 mm）在（嵌入式处理器和FPGA）中很常见，BGA-256（17 mm × 17 mm，1.0 mm间距）则常见于核心板主控，再往上还有BGA-484甚至更多脚的。CSP（Chip Scale Package）本质上是一种小型BGA，封装面积不超过裸芯片的1.2倍，常见于内存颗粒，0.5 mm间距已经很考验PCB工艺。

BGA回流焊有个很神奇的“自对准效应”：锡球熔化后表面张力会把芯片拉正，只要焊盘开得不是太离谱，放置位置稍有偏差也能在焊接时自动归位。这也是BGA在高密度PCB上如此流行的原因之一。但“自对准”是有上限的，偏移超过球径一半就可能造成桥连或开焊，贴片机的精度仍然关键。

5.3 高密度封装的PCB逃逸布线成本

选用QFN和BGA之前，一定先想想PCB能不能夹得住。引脚间距0.5 mm的QFN，焊盘之间间隙通常只有0.2 mm左右，表层走线很难从焊盘之间穿出，往往需要改成细线工艺或者打孔到内层。0.4 mm间距的QFN和0.5 mm间距的BGA几乎都要用HDI板（盲埋孔PCB），加工费用一下子上升一大截。

所以我在方案选型时会算一笔账：同样功能的MCU，QFP-64的板子可能四层普通工艺就够了，换成BGA-64的板子也许就要六层甚至HDI，成本差别直接反映在PCB单价上。如果产品对体积没有极致追求，没必要一味追求小封装，够用就好。

6. 功率封装的尺寸和散热考量

6.1 通孔功率：TO-220与TO-247

功率器件里，TO-220是最经典的存在。它本体尺寸约10.4 mm × 4.5 mm，再加上一片金属散热片，整体宽度可能到15 mm左右。引脚间距2.54 mm，通过螺丝固定在散热器上，结到壳热阻在1°C/W到3°C/W的量级，配合合适的散热器可以稳定耗散十几瓦甚至几十瓦。

TO-247则更大，本体约15.9 mm × 5.0 mm，通流能力和散热能力更强，常见于高功率MOSFET、IGBT和碳化硅器件。设计这类封装的PCB时，除了保证引脚焊盘尺寸，还要注意散热片与周边器件的电气间距。散热片有时是带电的，如果没做好绝缘和爬电距离，高压侧一打火就烧板。

6.2 表贴功率：DPAK、D2PAK和SOT-223

表贴功率封装的关键特征是底部的大块散热焊盘。DPAK有时叫TO-252，本体约6.5 mm × 6.1 mm，三脚，常用于中功率MOS管和低压差稳压器。D2PAK也叫TO-263，本体明显更大，约10.3 mm × 9.7 mm，通流能力比DPAK强很多，常见于大电流Buck电路的续流管和主开关管。

SOT-223虽然体积极小，但也能担当一些中低功率的角色。无论哪种表贴功率封装，PCB散热焊盘都要扩充出去，不能只做一个跟本体等大的铜皮，而是要通过宽铜皮延伸到更大面积，再铺底层散热铜和过孔阵。

6.3 给功率引脚留出足够的铜皮面积

功率封装焊盘尺寸并不是“能焊住就行”，更大的铜箔面积意味着更低的热阻。以D2PAK为例，散热焊盘在PCB上的铜皮我一般至少做到25 mm × 25 mm，并且通孔阵列均匀分布在焊盘下方，孔径0.3 mm，孔间距0.8 mm到1.0 mm，过孔不开阻焊、不塞油，让锡膏能填进去一部分，热传导路径比只靠表面铜皮好得多。

如果空间限制实在没法扩铜皮，那就只能靠强制风冷或者其他主动散热手段解决。总之，功率封装的散热焊盘是“第一散热通道”，在布局阶段就要预定足够的铜皮面积，而不是layout后期再补。

7. 封装尺寸相关的常见问题和避坑实录

7.1 认错封装名字的翻车现场

我见过太多“看名字选封装”翻车的案例。最常见的是把SOT-353当成SOT-23用，因为两者长得像，但SOT-353的0.65 mm间距比SOT-23的0.95 mm窄很多，焊盘设计错了，芯片放不下去。

还有一种情况是拿到一个丝印上写着“SOT-23-5”的芯片，结果商家给的封装图是SOT-353（SC-70-5），尺寸完全不同。我的习惯是：每一颗新芯片都打开数据手册最后一页的封装图，对照尺寸和引脚间距画封装库，绝对不靠经验直接套。

7.2 焊盘设计经验：从IPC到实际回流焊

IPC-7351B标准给出了各类封装的焊盘设计推荐，比如焊盘宽度要比引脚宽度大0.3 mm左右，焊盘外侧伸出量在0.5 mm左右，内侧尽可能留足走线空间。具体到不同封装：

• SOIC-8：焊盘宽度0.6 mm，焊盘长度1.7 mm左右，间距1.27 mm
• SOT-23：焊盘宽度0.6 mm，焊盘长度1.0 mm左右，间距0.95 mm
• QFN-32：外围引脚焊盘宽0.25 mm到0.3 mm，长0.75 mm，底部散热焊盘按数据手册给的exposed pad尺寸适当外扩0.1 mm

这些经验值不是拍脑袋来的，而是结合了钢网开口、锡膏塌陷和回流焊时的润湿行为算出来的。如果焊盘太长，锡膏会流到引脚末端形成锡珠；焊盘太短，则可能虚焊。

7.3 QFN和BGA的返修经验

QFN返修最大的难题是底部的散热焊盘。拆焊时要用热风枪对着封装中心吹，配合烙铁在侧面加热，等锡融化后用镊子轻轻撬起，千万不要在锡还没化透时硬掰，否则焊盘直接脱落。

BGA返修几乎没有手焊的可能性，小尺寸BGA可以用热风枪加助焊剂吹，但风险很大，锡球容易吹歪，气球一大片连在一起。返修台才是正路，并用X-Ray检查焊接效果。量产阶段BGA焊接不良的排查，X-Ray几乎是唯一可靠手段，AOI只能看外围球，内部球看不到。

7.4 我的几个封装尺寸设计小技巧

封装库建成后，我会把实物买回来实测一遍再最终确认。用数显卡尺量本体长度和宽度，用显微镜或放大镜确认引脚间距，一颗一颗量，取最小值，确保所有方向都能覆盖公差。

PCB封装里丝印框不要刚好贴着本体，要留出0.3 mm到0.5 mm的间隙，这样装配时肉眼能直观看出偏差，也不至于丝印被元件盖住。Mark点旁边不要放小封装器件，回流焊时容易挡住定位识别。金属屏蔽框下方的器件高度要提前确认，屏蔽框内净空间不够的话，一颗高度1.2 mm的电解电容就能让顶盖盖不上。

我在实际做设计时，还喜欢在封装库里额外标注散热过孔区域和禁布区。散热过孔区域不能铺绿油，但也不能让大铜皮把过孔完全盖死，不然回流焊时锡膏会被吸进过孔里，造成焊盘少锡。这个细节是在一次批量生产中被焊接不良狠狠教育过之后才养成的习惯：PCB布局里每一个过孔都经过设计意图审查，不是APR自动跑完就完事。

封装尺寸这事看着琐碎，但它是整个硬件设计里最“一次性”、错误代价最高的部分之一。原理图画错了还能改，引脚定义画反了还能跳线，封装尺寸错了，板子回来就只能吃灰重做。希望这份尺寸汇总和踩坑记录能让你少走几趟弯路。