MR25H40CDF SPI MRAM与TM4C129工业数据记录仪设计详解

先说结论：MR25H40CDF 这颗 4Mbit SPI MRAM 和 TM4C129XNCZAD 这个 Cortex-M4F 主控，是我近两年做工业数据记录仪时用得最顺手的组合之一。如果你正在为 PLC 扩展存储、伺服驱动器故障录波、电能质量监测或者井场仪表的数据归档发愁，这篇内容值得你花十分钟看完。我会从硬件连接讲到驱动代码，再讲到掉电保护和数据布局，全程带实操参数，不玩虚的。

1. 项目缘起与总体设计思路

先交代背景。工业现场的数据存储和消费级产品完全是两个世界：环境温度范围宽，普遍在 -40℃ 到 +85℃，部分密闭机箱内部甚至能冲到 +105℃；电网波动剧烈，大电机启停时母线电压能被拉出几十伏的毛刺；再加上强电磁干扰，步进电机驱动器、变频器、接触器就在主控旁边咔咔动作。在这些条件下，传统方案各有各的难受——NOR Flash 写入前要擦除，突然掉电可能丢数据；EEPROM 容量小，写入寿命也就是一百万次级别，频繁记录工况数据的场合几年就磨穿了；铁电 FRAM 虽然也能扛，但容量普遍偏低，价格也不便宜。

MR25H40CDF 是 Everspin 的串行 MRAM，磁阻随机存储器，4Mbit 容量，512KB 字节寻址空间。它最大的特点是没有擦除概念、无限次读写、写入后立即生效，数据保持能力在 105℃ 环境下也能达到 10 年以上。这意味着我不用像伺候 Flash 那样给它做坏块管理、磨损均衡、擦写平衡，直接当成一块掉电不丢失的 SRAM 用就行。搭配的 TM4C129XNCZAD 是 TI Tiva C 系列里的高配型号，120MHz Cortex-M4F，集成了以太网 MAC+PHY、USB、大量 UART，而且它有 6 个 SSI 模块，其中任意一个都能工作在 SPI 主机模式，硬件资源完全够用。

项目最初的诉求其实一句话就能概括：在一个大电机监控设备上，把每个周期的三相电压电流有效值、谐波分量、开关状态、故障码、事件序号，按固定格式写进非易失存储，掉电重启后能原样读出来继续跑。原始数据量不大，每秒也就 2KB 左右，但要求连续写入至少 10 年不需要更换存储芯片。MRAM 的无限读写寿命正中靶心，TM4C129 的运算能力又足以在采集数据的间隙把协议栈和数据打包全部跑完，这两个器件放一起，整套方案的硬件成本、开发难度和长期可靠性都达到了很舒服的平衡点。

2. 硬件连接与电路设计

2.1 MR25H40CDF 引脚功能与电源接法

MR25H40CDF 是 8 引脚的 DFN 小型封装，引脚定义非常常规：CS#、SCK、SI、SO、VCC、GND、WP#、HOLD#。SI 和 SO 分别是串行输入输出，SCK 是时钟，CS# 是片选。WP# 是写保护引脚，拉低之后状态寄存器和整个存储区都会被硬件锁定。HOLD# 是暂停引脚，拉低时芯片会暂停当前传输，保持 SCK 和 SI 的状态，适合多主机共享 SPI 总线的场景。我们产品只有一个主机，所以这两个引脚直接接 3.3V 上拉电阻，阻值 10kΩ 到 47kΩ 都可以，不要悬空，悬空容易被干扰误触发，这点在工业场合尤其要注意。

电源方面芯片的 VCC 范围是 2.65V 到 3.6V，典型值是 3.3V，直接接 TM4C129 的同一路 3.3V 电源域是可以的，因为两者电平完全兼容。VCC 对地要放两个去耦电容，一个 0.1μF 高频陶瓷电容，紧贴芯片引脚，一个 10μF 钽电容或者多层陶瓷电容，滤低频波动。MRAM 的瞬态电流不大，只有几毫安，但毕竟是工业环境，电源纹波最好控制在 ±50mV 以内，否则高温下偶发的数据翻转会让人排查到怀疑人生。注意 MR25H40CDF 没有内置的上电复位电路，上电顺序上要保证 VCC 稳定之后再拉低 CS# 开始操作，好在 TM4C129 本身有 POR 和电源监控，上电后延时几十毫秒再去访问 MRAM 就非常稳。

2.2 与 TM4C129XNCZAD 的 SPI 连接拓扑

TM4C129XNCZAD 的 SSI0 外设可以映射到多组引脚，我实测用 PA2、PA3、PA4、PA5 这组最顺手：PA2 是 SSI0Clk，PA3 是 SSI0Fss，PA4 是 SSI0Rx，PA5 是 SSI0Tx。对应关系是：

PA3 这个 SSI0Fss 我强烈建议不要直接用硬件自动片选，而是配置成 GPIO 手动控制。原因有两条：一是硬件 Fss 在某些库版本下的时序对齐方式比较死板，插入等待周期时不好控制；二是你后续很可能想在同一根 SPI 总线上挂第二颗 MRAM 或者 SPI Flash，手动 GPIO 控制可以让你灵活切换片选目标。实际接线时，在每根信号线上串一个 33Ω 电阻，靠近主控端放置，这样既能抑制振铃，又不会明显影响 40MHz 的上升沿。走线长度控制在 5cm 以内最好，超过 10cm 就要考虑在 SI 和 SCK 线上并联一个小电容做末端匹配。

2.3 硬件布局的几条军规

我把这块板的布线经验总结成几句话：第一，MRAM 和 MCU 放在同一面，不要在它们之间穿过 DC-DC 电感或者变压器；第二，SCK 走线旁边不要平行跑 PWM 输出线，尤其不要跑控制 IGBT 栅极的 PWM；第三，整块板的地平面要完整，不要在 MRAM 底下掏空，哪怕是走差分线也别掏；第四，如果外壳是金属的，MCU 和 MRAM 的底部最好铺一块实心铜皮并用过孔接到系统地，辅助散热也辅助抗干扰。实测下来，同样一套代码和电路，布局好的板子在 30kV 静电放电测试里完全没事，布局差的板子 8kV 就丢数据了，PCB 布局绝不是玄学。

3. MR25H40CDF 的存储原理与命令集拆解

3.1 为什么它敢叫"无限次读写"

MRAM 存储单元的核心是一个磁隧道结，由两层铁磁材料和一层极薄的氧化物绝缘层组成。其中一层的磁化方向是固定的，另一层可以自由翻转。当两层磁化方向平行时，隧道结电阻低，代表数据 0；反平行时电阻高，代表数据 1。写入数据是靠通过芯片内部电流产生的磁场翻转自由层磁化方向完成的，这个物理过程本身没有电荷俘获、氧化层击穿或者绝缘层磨损，所以读写次数理论上没有上限。这就是它和 Flash、EEPROM 本质上的区别，Flash 写一次就要在浮栅里注一次电荷，注得多了氧化层就劣化了，寿命自然有上限。实际车载导航、电表、医疗设备里用 MRAM 做事件记录，很多设计寿命就是 20 年以上不间断写入，这在 Flash 方案里是不可想象的。

3.2 命令表与 SPI 时序

MR25H40CDF 的 SPI 命令集很精简，我平时用到的就这几条：

和 Flash 相比，MRAM 有一个巨大优势：写入不需要任何擦除前置操作。Flash 在写之前必须先把目标扇区整块擦成 0xFF，哪怕你只改一个字节也要擦一整块；MRAM 可以直接覆盖写，而且任何地址的任何字节都可以随机写。这意味着驱动代码可以无脑设计，不需要维护块映射表，不需要考虑覆盖写入时先擦后写的掉电风险，也不需要担心写完一半掉电导致整块数据全毁。实际项目中，我把 MRAM 当成一个巨大的环形日志缓冲区，每条记录写完就更新写指针，读的时候按标记扫描，逻辑非常简单。

SPI 工作模式方面，MR25H40CDF 支持模式 0（CPOL=0，CPHA=0）和模式 3（CPOL=1，CPHA=1），我习惯用模式 0，和大多数 MCU 的默认配置一致。时钟最高支持 40MHz，在 40MHz 下读时序为：先拉低 CS#，发送 8 位 READ 操作码 0x03，再发送 24 位地址（高位在前），然后开始输出数据字节。因为地址是 17 位有效（512KB = 0x80000），发送时高 7 位填充 0。写入时序类似：CS# 拉低，发送 0x02，发送 24 位地址，再发送数据字节，写完最后一个字节立即拉高 CS#，数据即刻生效，不需要任何等待时间。

3.3 状态寄存器与写保护的管理

状态寄存器 SR 只有两个有效位：WIP（bit 0，写进行中）和 WEL（bit 1，写使能锁存）。WIP 基本可以忽略，因为 MRAM 写入是即时完成的，不像 Flash 要轮询忙标志；WEL 则必须重视。每次写命令之前必须发送 WREN（0x06），把 WEL 置 1，否则 WRITE 命令会被忽略。写完一次之后 WEL 自动清零，下一次写还要重新发 WREN。这是 SPI 存储器的通用安全机制，防止误码或软件跑飞时意外改写存储内容。

如果不想让某个区域的代码或者校准参数被意外改写，可以把 WP# 引脚拉低，这时整个芯片都进入硬件写保护状态，任何写命令都无效。我之前做过一个产品，把设备序列号和 MAC 地址放在 MRAM 最前面的 256 字节，写完之后直接通过 GPIO 把 WP# 拉低，这样即使后续固件升级出了 bug，也不会把唯一标识冲掉。一个小提示是，不要直接把 WP# 焊死在 GND，因为工厂生产时还要写序列号，用 MCU 的 GPIO 控制可以在出厂测试时解开保护，写完再锁上，加个 100nF 电容去抖就行。

4. TM4C129XNCZAD 的 SSI 驱动与字节读写实现

4.1 初始化 SSI0 外设

TM4C129 的 SSI 外设使用 TivaWare 驱动库配置非常直接。第一步使能 SSI0 外设时钟和 GPIOA 时钟，第二步配置 PA2-PA5 引脚为外设功能，第三步配置 SSI 主机模式。完整代码如下：

#include "driverlib/ssi.h" #include "driverlib/gpio.h" #include "driverlib/sysctl.h" #include "driverlib/pin_map.h" void SSI0_Init(void) { // 使能 SSI0 和 GPIOA 外设时钟 SysCtlPeripheralEnable(SYSCTL_PERIPH_SSI0); SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOA); while(!SysCtlPeripheralReady(SYSCTL_PERIPH_SSI0)); while(!SysCtlPeripheralReady(SYSCTL_PERIPH_GPIOA)); // PA2=SSI0Clk, PA3=SSI0Fss, PA4=SSI0Rx, PA5=SSI0Tx GPIOPinConfigure(GPIO_PA2_SSI0CLK); GPIOPinConfigure(GPIO_PA3_SSI0FSS); GPIOPinConfigure(GPIO_PA4_SSI0RX); GPIOPinConfigure(GPIO_PA5_SSI0TX); GPIOPinTypeSSI(GPIO_PORTA_BASE, GPIO_PIN_2 | GPIO_PIN_3 | GPIO_PIN_4 | GPIO_PIN_5); // 配置为 SPI 主机，模式 0，时钟 10MHz SSIConfigSetExpClk(SSI0_BASE, SysCtlClockGet(), SSI_FRF_MOTO_MODE_0, SSI_MODE_MASTER, 10000000, 8); SSIEnable(SSI0_BASE); }

这里有个细节：SSIConfigSetExpClk 最后一个参数是数据帧位数，我写的是 8 位，因为 MRAM 的指令、地址、数据都是按字节组织的，用 8 位帧最省心。不要想着用 16 位帧一次传两字节，MRAM 的时序要求高位在前严格按字节传输，16 位帧地址发送顺序会乱，调试起来非常难受。

时钟频率我最终选的是 10MHz，而不是 MRAM 上限的 40MHz。原因也很实际：10MHz 下 512KB 全读出来也只要 0.4 秒左右，我的应用完全够用；但 10MHz 对 PCB 走线长度、过孔数量、接头阻抗的要求都宽松得多，抗干扰能力明显更好。如果你的项目确实需要高速大容量连续读写，可以把时钟升到 40MHz，但必须保证走线尽量短，而且要加串阻匹配。

4.2 底层字节读写函数

SPI 主机模式下，TM4C129 的 SSI 发送和接收是同时进行的。向 SSI 数据寄存器写一个字节，同时在移位寄存器里接收一个字节，所以读取 MRAM 时，要一边发送哑元字节 0x00 一边把 SO 引脚上的数据收进来。基础读写函数如下：

uint8_t SPI_TransferByte(uint8_t txData) { uint32_t rxData; while(SSIDataGetNonBlocking(SSI0_BASE, &rxData)); // 清空接收 FIFO SSIDataPut(SSI0_BASE, txData); while(SSIBusy(SSI0_BASE)); SSIDataGet(SSI0_BASE, &rxData); return (uint8_t)rxData; } void MRAM_ReadBytes(uint32_t addr, uint8_t *buf, uint32_t len) { GPIO_CS_LOW(); SPI_TransferByte(0x03); // READ 命令 SPI_TransferByte((uint8_t)((addr >> 16) & 0xFF)); SPI_TransferByte((uint8_t)((addr >> 8) & 0xFF)); SPI_TransferByte((uint8_t)(addr & 0xFF)); for(uint32_t i = 0; i < len; i++) { buf[i] = SPI_TransferByte(0x00); // 发哑元，读数据 } GPIO_CS_HIGH(); } void MRAM_WriteBytes(uint32_t addr, const uint8_t *buf, uint32_t len) { SPI_TransferByte(0x06); // WREN 写使能 GPIO_CS_LOW(); SPI_TransferByte(0x02); // WRITE 命令 SPI_TransferByte((uint8_t)((addr >> 16) & 0xFF)); SPI_TransferByte((uint8_t)((addr >> 8) & 0xFF)); SPI_TransferByte((uint8_t)(addr & 0xFF)); for(uint32_t i = 0; i < len; i++) { SPI_TransferByte(buf[i]); } GPIO_CS_HIGH(); }

注意 WREN 命令发送时 CS# 要处于高电平，整个过程是：CS# 高状态下先发 0x06 使能写，然后拉低 CS# 发写命令和数据。很多初学者容易把这一步搞错，先在 CS# 拉低的状态下发 WREN，结果 WEL 位根本没置上，写命令被静默忽略，回读全是 0xFF。顺序问题一定要在画时序图的时候标注清楚。

4.3 代码层面的一些可靠性增强

上面这个基础函数在实际项目里还不够，我做了三层防护。第一层是地址范围校验，所有读写操作进来先用if(addr > 0x7FFFF || len > 0x80000 - addr)挡一下，防止数组越界把存储区写穿。第二层是 CRC32 校验，每次写入一组数据记录时，在末尾追加 4 字节 CRC，读出来之后校验，CRC 不过就认为该记录无效，跳到下一条。第三层是写后回读，对关键配置数据（比如设备参数、校准数据），写完立即回读比对，比对不一致就重新写一遍。MRAM 本身误码率极低，但工业现场的 EMI 干扰可能让 SPI 总线上的数据翻转，多这一层回读能在最坏情况下自动纠错，成本几乎为零。

如果你希望进一步降低 CPU 的占用率，TM4C129 的 SSI 还支持 DMA 传输。把 SSI0 的 DMA 发送和接收请求连接到 uDMA 通道，然后一次性配置好内存缓冲区、数据长度，启动 DMA 后 CPU 就可以去干别的，等传输完成中断再回来处理。实测用 DMA 搬 4KB 数据，CPU 占用比轮询方式低 80% 以上。DMA 配置代码略长，但 TivaWare 的uDMA库有现成例程，照着改就行。我要提醒的是，DMA 模式下字节对齐和缓冲区生命周期一定要管理好，DMA 还没搬完你就把源缓冲区释放了，那读回来的数据就是一堆乱码。

5. 数据布局、掉电保护与环形日志设计

5.1 存储区划分

512KB 听起来不大，但配合合理的存储分层，足够记录海量事件。我把存储区划分成三部分：头部参数区、日志记录区、临时计算区。头部参数区从地址 0x00000 开始，分配 4KB，存放设备序列号、固件版本、MAC 地址、校准系数等小量数据。日志记录区从 0x01000 开始，占据剩余大部分空间，存放各种事件记录和周期数据。临时计算区我直接放在 RAM 里而不放在 MRAM 里，因为 MRAM 虽然读写寿命无限，但毕竟是通过 SPI 访问的，没必要让临时数据占用总线带宽。如果你对掉电后中间计算结果的保存有需求，可以在 MRAM 尾部预留 1KB 做掉电暂存，掉电检测触发时把关键状态变量写进去，上电时读回来恢复现场。

5.2 环形日志的实现思路

环形日志的本质是一个循环队列。我在 MRAM 头部参数区里维护两个指针：写指针 write_idx 和读指针 read_idx，各自占 4 字节。每写完一条记录，write_idx 就增加记录长度，到达存储区末尾就回绕到起始地址。记录本身包含固定的头部，定义了魔数、记录长度、记录类型、时间戳、数据 CRC，这样读取时可以逐条解析。伪代码如下：

typedef struct { uint32_t magic; // 0xA55A5AA5 uint16_t len; // 记录总长度 uint16_t type; // 记录类型 uint32_t timestamp; // 时间戳 uint32_t crc; // 数据区 CRC32 } RecordHeader; #define LOG_START 0x01000 #define LOG_SIZE (0x80000 - LOG_START) #define ALIGN_SIZE 16 uint32_t g_write_idx; void Log_Append(uint16_t type, const uint8_t *data, uint16_t data_len) { uint32_t total_len = sizeof(RecordHeader) + data_len; total_len = (total_len + ALIGN_SIZE - 1) & ~(ALIGN_SIZE - 1); RecordHeader hdr; hdr.magic = 0xA55A5AA5; hdr.len = total_len; hdr.type = type; hdr.timestamp = GetTimestamp(); hdr.crc = CRC32(data, data_len); // 写入头部和正文 WRITE_MRAM(LOG_START + g_write_idx, (uint8_t*)&hdr, sizeof(hdr)); WRITE_MRAM(LOG_START + g_write_idx + sizeof(hdr), data, data_len); // 如果跨边界，拆成两段写 g_write_idx = (g_write_idx + total_len) % LOG_SIZE; WRITE_MRAM_PARAM(g_write_idx); // 持久化写指针 }

为什么要按 16 字节对齐？因为 MRAM 写入是按字节寻址的，理论上任意地址都能写，但经过对齐之后，所有记录头部都位于相对规整的地址上，后继调试时用十六进制编辑器查看存储内容会直观得多，出问题时也能更快定位偏移量。另外对齐之后，后续想增加直接内存映射访问模式或者跟 DMA 配合也会更方便。

5.3 掉电保护的核心经验

掉电是整个存储系统最容易翻车的地方。我在实际调试中遇到过一个典型的坑：设备突然断电，重新上电后日志文件系统识别不到最后一条记录，因为那一条记录的数据只写了一半。MRAM 的字节写是原子性的，不存在写一半的问题，所以问题几乎都出在程序逻辑上，写指针更新和数据写入没有做成一个整体。

我的解决方法是引入"双级提交"策略。写入记录时，先在 MRAM 的一个固定状态字里写入一个魔数 0xC3C3C3C3 表示"有记录正在提交中"，然后写入记录数据，最后更新写指针，再清除状态字。上电初始化时，如果发现状态字是 0xC3C3C3C3，说明上次写入中途掉电，这时将写指针回退到上一条记录边界（可以从日志头部的上一写指针快照恢复），放弃半条记录。听起来很简单，但真正做到逻辑闭环之后，设备在一个月内经历了上百次随机断电测试，存储区结构的完整性始终保持正常，再也没有出现启动时文件系统崩溃的问题。

5.4 磨损均衡到底要不要做

这是很多工程师一定会问的问题。如果用的是 Flash，磨损均衡是强制性设计，不然某几个块先被写穿，整个文件系统就废了。但 MRAM 的写入寿命次数极大，实际上不需要传统意义的上磨损均衡。Everspin 给出的读写寿命是无限次，但逻辑上任何物理器件都有极限，不过这个极限实在太高，远超工业设备 20 年生命周期的总写入字节数。简单算一下：10 年每秒写 2KB，总写入量约 630GB，MRAM 每次写一个字节都能承受，这在 Flash 上要磨损几十万次才可能达到，对 MRAM 来说只是正常操作。

所以我最终没有给 MRAM 加磨损均衡，只做了简单的写指针回绕和头部参数区的双缓冲备份：参数区存放两份完全相同的设备配置，写入新配置时先写备份区，再写主区，读取时先读主区，CRC 不对就读备份区。这已经远比磨损均衡重要，因为写寿命不是你该担心的问题，掉电瞬间写一半破坏逻辑结构才是。

6. 常见问题排查与调试技巧实录

6.1 写入后回读全 0 或全 1

这是我被问得最多的现象，几乎 90% 的可能是 WREN 没有在 CS# 拉低之前发送。检查方法是重点观察时序逻辑分析仪抓到的波形：CS# 低电平期间第一个字节是不是 0x06。如果是 0x02 开头，说明写使能被跳过了，数据根本没写进去。另外检查 MISO 有没有上拉电阻，虽然 SPI 主机模式下 MISO 由从机驱动，但如果 MRAM 在 CS# 拉高后总线进入高阻态，而你的 MCU 引脚恰好没有内部上拉，读到的高位就是不确定值。我在 PA4 外部加了一个 10kΩ 上拉到 3.3V，从此再也没有因为高阻态导致读回随机电平的怪问题。

6.2 读取时序正确但偶发数据错位

数据错位只有两种可能：SCK 采样沿不对，或者跨时钟域的 FIFO 处理有问题。先查 SCLK 极性配置是否匹配 MRAM 的模式 0，如果 MRAM 是模式 0 而 MCU 配成了模式 1，数据会始终错半拍。再查 SPI_TransferByte 函数里的数据读时序，TM4C129 的 SSI 在发送一个字节的同时会收到一个字节，但接收 FIFO 有 8 字节深度，如果上一轮没把 FIFO 读干净，下一轮读到的可能是旧数据。我代码里在每次传输前先用 SSIDataGetNonBlocking 清空接收 FIFO，这个动作虽小，却能根治一批偶发数据错位问题。

6.3 高温老化测试丢数据

之前一款产品在 +85℃ 老化 48 小时之后，有几台设备出现日志中间连续几十条记录 CRC 错误，回读数据不是全 0，而是错误序列。排查到最后，问题出在 SPI 总线的串阻和负载电容上。我最初在 SI、SCK 上串了 100Ω 的磁珠，想着能抑制 EMI，结果测试发现 10MHz 时钟下信号上升沿被磁珠的寄生电阻和负载电容拖垮，边沿变缓之后，在高温下噪声容限变小，终于出现了采样错误。换成 33Ω 贴片电阻后问题消失。经验是：数字信号的串阻不是越大越好，磁珠也尽量不要用在时钟信号线上，它们会搞坏信号完整性。

6.4 整板静电放电测试后存储内容被改写

这个现象最吓人，但原因很明确：CS# 走线过长，在静电冲击下产生负电压毛刺，把 MRAM 的片选意外拉低，同时 SPI 引脚上的耦合噪声形成了有效命令时序，芯片就把某个地址写坏了。解决办法有两条线并行：一是在 CS# 引脚加一个小电容对地，比如 100pF，让它对高频毛刺不敏感；二是程序层面对关键存储区加 WP 硬件保护，平时 WP# 拉低，写数据时临时解开，写完立刻拉回保护状态。双管齐下之后，30kV 空气放电连续打 20 次再也没有出现存储内容被改写的现象。

6.5 调试小工具与抓波配置

开发调试期间，强烈建议把 MRAM 的 CS#、SCK、SI、SO 四根线同时引到测试点，方便接逻辑分析仪。串行协议调试时，逻辑分析仪的采样率至少是 SPI 时钟的 4 倍，我用 50MHz 采样率抓 10MHz 时钟完全够用。而且大多数逻辑分析仪支持 SPI 解码器，直接可以解出 MOSI/MISO 上的字节序列，对比你预期要发的操作码，一眼就能看出问题出在命令顺序还是数据内容。手上没有逻辑分析仪的话，用一个 GPIO 翻转配合示波器也能粗调时序，但要测完整的命令序列还是逻辑分析仪省心。

7. 往更深一层想：这套组合还能怎么扩展

这个项目做完之后，我又顺势复用这块硬件做了两个衍生方案，顺便说给你参考。第一个是把 MRAM 当成远程配置存储，MCU 通过以太网接收上位机下发的配置文件，先写入 MRAM 临时区，校验完整后再原子替换到参数区，这样远程升级设备参数时即使网络中断也不会损坏现有配置。第二个是把 MRAM 和 TM4C129 的以太网结合做数据上云，在本地持续记录运行数据，同时通过 MQTT 把摘要上传，本地的全量数据可以随时供上位机通过 UART 或网口导出。搭配 TM4C129 内置的硬件加密模块，可以对读出数据做 AES 加密，防止存储介质被拆下来之后直接读走核心算法参数。

我在实际测试中还发现一个值得留意的点：MRAM 的待机电流只有微安级别，掉电后用一块纽扣电池或者大电容给 VCC 供电，数据不会丢，但如果你要在掉电瞬间写入关键状态，要保证 VCC 至少在 2.65V 以上，并且 CS#、SCK 这些引脚要拉到确定的电平，不要让它们在浮空状态产生误操作。另外，MRAM 对 ESD 的耐受能力比普通 CMOS 器件好不少，但也不是金刚不坏之身，焊接时建议使用接地烙铁，DFN 封装手工焊时温度不要超过 300℃，焊接时间单脚不要超过 3 秒。

最后分享一个有点反直觉的体会：MRAM 的无限寿命反而让我在设计时更小心，因为它不会像 Flash 那样"到期报废"提醒你存储系统已经累了，它会在你毫无察觉的情况下一直默默工作，所以数据格式、校验策略、回读机制这些软件层面的可靠性工程，才是整个存储链路上真正决定 20 年不出事的重头戏。硬件选对了只是把地基打好，上面每一块砖都得自己一块一块砌稳。