从共源放大器VTC曲线判定MOS管工作区：Virtuoso仿真实战

干模拟IC的人，十有八九都对着Cadence Virtuoso跑过这样一条曲线：一个CS放大器，DC扫描输入电压，得到一条中间陡、上下平的电压传输特性曲线。先别急着说“这就是放大嘛”，我问你几个问题：曲线从陡变平的那个转折点，到底是输入管进了线性区，还是负载管进了线性区？那个点对应的Vout数值，跟你手算的Vov对得上吗？如果你卡壳了，这篇就是写给你的。

我用电流源负载的CS放大器当例子，把电路结构、工作区判定公式、Virtuoso仿真设置、曲线判读方法、数值推导到问题排查，完整走一遍。目标就一个：让你拿到任何一条仿真曲线，都能准确说出“此刻哪个管子在哪个工作区、为什么”，而不是只会在报告上写一句“该曲线呈现典型放大特性”。

1. 为什么选电流源负载：结构与设计意图

1.1 电阻负载CS放大器的两个先天短板

先回顾最原始的共源放大器：NMOS输入管M1，漏极接一个电阻R_D到VDD，输出从M1漏极取出。小信号增益公式是Av = -g_m1 * (r_o1 ∥ R_D)，看着简单，但实际设计时会遇到两个绕不开的矛盾。

第一个矛盾是增益和面积的拉扯。要想增益高，R_D要大，但IC里做高阻值的多晶硅电阻很占面积，而且电阻的寄生电容也不小。第二个矛盾更致命：R_D上要流过直流电流I_D，输出静态点Vout = VDD - I_D * R_D。如果R_D取太大，Vout直接被拉到接近地，管子早进线性区了，还谈什么放大。这就导致电阻负载CS的增益往往被限制在十几倍左右，再往上要付出巨大代价。

所以工程师们很快就想到了用一个MOS管代替电阻来做负载。这就是电流源负载CS放大器的由来。你把负载管M2当成一个“有源电阻”，它的直流压降由偏置决定，小信号电阻却可以做得很大，相当于把一个矛盾拆给了“直流路径”和“交流路径”分别解决。

1.2 电流源负载的V-I特性与输出阻抗价值

PMOS负载管M2的栅极接固定偏置Vb，源极接VDD，漏极接输出节点。从输出节点往上看，M2的静态电流近似恒定，这就是“电流源负载”名字的来历。

它在小信号下的关键参数是输出电阻r_o2 = 1/(λ * I_D)。λ是沟长调制系数，工艺越短，λ越大，r_o越小。但即便如此，一个工作在饱和区的MOS管输出电阻通常也有几十千欧到几百千欧，远大于同尺寸下做电阻负载能得到的阻值。此时增益变成：

Av = -g_m1 * (r_o1 ∥ r_o2)

所以电流源负载CS放大器能轻松做到几十倍增益，核心就是它把一个高阻值的“动态电阻”塞进了漏极，而不是靠静态压降堆出来的。

但天下没有免费的午餐。电流源负载的代价是输出摆幅被两边管子的过驱动电压Vov卡住了。你后面会看到，这条VTC曲线的两个平坦区，恰恰就是两个管子被“压出”饱和区造成的。

1.3 先建立全局观：两个管子各自的角色

再强调一点，这个电路里一共有两个管子，它们各自都有工作区变化，很多人分析时只顾着看输入管M1，把负载管M2当成恒流源就不管了，这是会出事的。

正常放大状态下，两个管子必须同时工作在饱和区。M1的栅极接Vin，它的Vgs随输入变化；M2的栅极接固定Vb，它的Vgs不变，但它的Vds = VDD - Vout随输出变化。所以当Vout被拉到很低时，M2的|Vds|反而很大，它更饱和；而M1的Vds = Vout变小，容易进线性区。反过来当Vout被拉到接近VDD时，M1的Vds很大很饱和，但M2的|Vds|很小，容易进线性区。

这两个管子在输入扫描过程中会交替“掉线”，VTC曲线的形状就是它们工作区状态的实时记录。要读懂曲线，先得把这层关系焊死在脑子里。

2. 工作区判定的物理底子：别只背公式

2.1 三个区的电压条件与电流方程

MOS管的工作区判定就两个电压比较，一个是过驱动电压Vov = Vgs - Vth，一个是漏源电压Vds。以NMOS为例：

• 截止区：Vgs < Vth，电流几乎为0。
• 线性区（三极管区）：Vgs > Vth 且 Vds < Vov，此时电流近似正比于Vds，管子像一个小电阻。
• 饱和区（恒流区）：Vgs > Vth 且 Vds ≥ Vov，电流主要由Vgs决定，对Vds不敏感，呈高阻特性。

PMOS同理，只是电压方向相反，要把Vgs、Vds、Vth全取绝对值来比较。很多人在这上面栽跟头，一看到负电压就晕，我建议你统一转成绝对值：|Vgs| > |Vth| 且 |Vds| < |Vov| 就是线性区，|Vds| ≥ |Vov| 就是饱和区，这样不容易出乱子。

电流方程上，三个区差别很大。饱和区是平方律关系，I_D = (1/2)μC_ox(W/L)Vov²(1+λVds)，所以Vds变化对电流影响很小。线性区是I_D = μC_ox(W/L)[Vov*Vds - (1/2)Vds²]，此时Vds直接影响电流大小。而亚阈值区则是电流随Vgs指数增长，这个区经常被忽略，但对理解曲线上下两个“平段”很有帮助。

2.2 VTC曲线上三个区的“长相”

把DC扫描得到的VTC曲线分成几段看，你会发现每段都对应一个明确的工作区组合。

当Vin远低于Vth，M1截止，没有电流流过两条管子，Vout被M2拉向VDD。这时的Vout不是严格等于VDD，而是微微低一点，取决于M2的亚阈值漏电和M1的漏电，但曲线上看就是一条接近VDD的平线。

Vin继续升高超过Vth，M1导通，两管都进入饱和区。此时任何一点点Vin的变化都会通过M1的跨导转换成电流变化，再乘上两管并联的大输出电阻，变成很大的Vout变化。VTC曲线的中段就是这两管都饱和的高增益区，也叫做过渡区，斜率最陡。

Vin再升高，Vout被拉低到接近M1的Vov时，M1进入线性区，增益骤降，曲线变得平坦。此时M2因为VDS = VDD - Vout很大，还稳稳地饱和，所以下半段变平的元凶是M1进线性。反过来，在Vin很低的上半段，M1截止，M2的|Vds|=VDD-Vout很小，M2更可能先进入线性区，这就是VTC曲线平坦区对应管子状态的基本对应关系。

2.3 容易被忽略的亚阈值区

现代短沟道工艺里，亚阈值区一点也不“亚”。Vgs比Vth低几十毫伏时，MOS管仍然有可观的泄漏电流，而且这个电流和Vgs是指数关系，不是线性关系。

这对VTC曲线的影响非常现实。比如Vin低于Vth但还没低到0时，M1并没有完全关断，它和M2的亚阈值电流在做拉锯战，所以VTC的“高电平平台”不是一条绝对水平的线，而是随Vin升高缓慢下降。你如果仿真的步长够细，能看到高电平段有轻微的负斜率，这不是bug，是亚阈值导通在起作用。

所以你在做工作区判定时，不能只看“Vgs是否大于Vth”，还得结合电流大小。这就是为什么后面我要建议你把电流曲线和region参数一起拉出来看，单靠一条VTC曲线分析状态，很容易被亚阈值区的模糊边界带偏。

3. Cadence Virtuoso实操：搭出能说话的testbench

3.1 原理图搭建与器件参数设置

在Virtuoso Schematic Editor里新建一个cellview，从PDK库调出NMOS和PMOS，再从analogLib调出vdc电压源和gnd接地符号。这里我以常见的180nm工艺参数做演示，不过思路对所有工艺通用。

连接关系很简单：M1源极接地，栅极接输入电压源Vin，漏极接输出节点Vout。M2源极接VDD，栅极接偏置电压源Vb，漏极也接Vout。注意两个管的体端（Bulk）接法，NMOS的体接地，PMOS的体接VDD，别接反了，否则衬偏效应会让仿真结果和手算对不上。

器件参数方面，给M1设一个明确的宽长比，比如W=5u，L=0.18u；M2的宽长比需要根据目标电流和过驱动电压反推。我习惯先把所有管子的L统一设成工艺最小值的3到5倍，降低沟长调制的影响，然后再优化。VDD取1.8V，Vin扫描范围就设0到1.8V，Vb的值根据目标电流估算后设定。

3.2 DC扫描与Parametric Analysis配置

打开ADE L（如果版本支持，用ADE XL也可以，但简单DC扫描用ADE L更方便）。在Analyses里选择dc，Sweep Variable选Design Variable，变量名填Vin，起始值0，停止值1.8，步长建议1mV或更细。

步长为什么不能太大？因为工作区切换点往往发生在一个很小的电压范围内，比如Vov可能只有0.2V，如果你用10mV步长，拐点位置的误差最高可能到10mV，画出来的曲线会带有明显的折角。用1mV步长，曲线更平滑，求导之后更容易读出峰值增益的位置。

如果要多角度观察，用ADE L菜单里的Tools → Parametric Analysis，把Vb设成扫描变量。可以扫0.8V到1.2V，step 0.05V或0.1V。这样你能看到一组VTC曲线，直观理解偏置电压怎么平移工作点。Parametric Analysis跑出来的只是一族曲线，配合后面的region输出，你还能看到M2进入线性区的边界怎么随Vb移动。

3.3 关键输出变量：电压、电流、region参数

很多人仿真只plot一个v("/OUT")，这样信息量太少了。我每次都会同时输出以下几类信号：

这里需要说明，不同版本、不同PDK里region参数的表达式写法可能有差别，有些需要在Results → Direct Plot → Main Form里通过勾选OP参数来输出，用的时候先确认一下模型定义。不过绝大多数PDK都遵循同一套编号：0表示截止，1表示线性，2表示饱和，3表示亚阈值。

我的习惯是：先跑一次DC，把VTC和两条region曲线叠在一张图里。这样一眼就能看出，VTC的哪个线段对应哪个管子的哪个状态。region曲线是台阶状的，正好和VTC曲线的转折点形成对应关系，这是后续做工作区分析最重要的可视化手段。

4. 从仿真曲线反推工作区：三步定位法

4.1 第一步：从VTC斜率读出两个转折点

拿到一条干净的VTC曲线后，先用Calculator对v("/OUT")做deriv求导，得到增益Av随Vin的变化曲线。这条曲线会呈现一个明显的“山包”，山包的平台区域就是两管都饱和的高增益区，山包两侧的缓坡就是有管子进入线性区或截止区的区域。

我用实际例子说。按前面设的器件参数，你会看到Av曲线在Vin大约0.5V到1.2V之间维持一个高平台，峰值在45倍左右。平台左侧，Vin低于约0.5V时，M1还没完全导通，增益快速下跌；平台右侧，Vin大于约1.2V后，Vout已经被拉到接近0.2V，M1进线性区，增益也快速下跌。

注意这里有个容易误判的点：Av曲线的平台边界并不完全等于VTC曲线的转折点，因为增益是斜率，只要斜率开始变化，Av就开始下降，而VTC曲线的转折点要等到斜率明显变缓才看得出来。所以我建议判断工作区切换点时，以Av曲线的边缘为参考，再回到VTC上核对具体的Vout值，不要直接拿肉眼去找VTC的拐角。

4.2 第二步：把电流与电压条件叠在同一张图里

明确了转折点的大致位置后，再叠加上M1的Ids曲线做交叉验证。在饱和区，Ids近似正比于Vov²，随Vin平稳上升；一旦M1进入线性区，Ids的增长变缓，曲线头部会出现明显的“低头”趋势。

更精确的操作是直接plot两条曲线：一条是M1的Vds，也就是v("/OUT")；另一条是M1的过驱动电压Vov = Vin - Vth。你可以用Calculator构造一个表达式vin - 0.5，也可以直接plot M1的vdsat参数。当Vds曲线从高于Vov变成低于Vov的那一刻，就是M1从饱和切到线性的分界。

这个方法的妙处在于不用猜，不是靠“看起来拐了”来判断，而是直接对比两个电压的数值大小。同样的方法可以用来判断M2：plot M2的|Vds| = VDD - Vout与|Vov2| = |Vgs2 - Vthp|，两条曲线的交点就是M2从饱和进入线性区的切换点。VTC上半段的转折点，十有八九就是M2的这两个电压相交的地方。

4.3 第三步：用region参数和OP点信息复核

曲线判读可能存在偏差，最后一步用Virtuoso的OP点信息来确认。在仿真结束后，Results → Annotate → DC Operating Points，然后在原理图上点M1和M2，会弹出工作点参数，里面有一项region，直接告诉你当前直流工作点下管子处于哪个区。

更系统的方法是直接plot region("M1")和region("M2")，这两条曲线会画出随Vin变化的台阶。以M1为例：Vin小于Vth时region等于0，进入饱和后跳到2，Vin再升高进入线性后变成1。你会看到M1的region变化和M2的region变化刚好“互补”——一个从饱和掉到线性时，另一个往往还在饱和区待着，这就是前面说的角色交替。

我特别想强调：region曲线是每一步仿真里真正的“实锤”数据，它比你自己从VTC上猜要可靠得多。如果VTC曲线判读和region曲线对不上，优先信region，然后回头检查是不是Vin扫描范围或者Vb设置出了问题。

4.4 补充：用gm/id辅助判断深入程度

再补充一个进阶工具：gm/id方法。这个参数本身不是直接的工作区标识，但它能告诉你管子工作在强反型还是弱反型，弥补“饱和区内部”的信息盲区。

在Virtuoso里，gm/id就是跨导除以漏电流。强反型饱和区时，gm/id约等于2/Vov，Vov越小则gm/id越大；当gm/id超过20左右，管子通常已经进入弱反型或亚阈值区了。所以你在region曲线中看到管子label为2（饱和）时，还可以通过gm/id判断它是深饱和还是浅饱和，这对设计低功耗电路特别重要。

实际计算时，直接在OP点信息里读gm和id，手工算一下gm/id就行。如果连这个数值都懒得手算，也可以把gm("M1")和ids("M1")都加到输出里，用Calculator做除法plot出来。

5. 设计落点与裕量推演：一个完整数值实例

5.1 目标工作区组合与增益/摆幅计算

做设计时不能光顾着“能放大”，还得明确静态工作点落在哪个状态组合。对电流源负载CS放大器，正常的放大状态必须是M1和M2同时饱和。这时增益公式是：

Av = -g_m1 * (r_o1 ∥ r_o2)

输出摆幅的下限是M1刚进线性的临界点，约等于Vov1；上限是M2刚进线性的临界点，约等于VDD - |Vov2|。所以两个Vov直接决定了线性范围，设计时Vov不能设太大，否则摆幅被压缩；但也不能设太小，否则管子进入弱反型，gm下降，增益和速度都会受影响。

我设计时会先定电流和后定宽长比，逻辑是这样的：电流源负载决定了整个电路的直流电流I，然后根据目标Vov反推两管的W/L。这个顺序比先定W/L再算I要直观得多，因为I是电路里最容易被“看见”的约束。

5.2 数值计算流程

假设VDD=1.8V，目标电流I=100uA，M1的Vov1=0.2V，M2的|Vov2|=0.2V。工艺参数取μnCox=200uA/V²，μpCox=80uA/V²，Vthn=0.5V，|Vthp|=0.5V。

先算M1的宽长比：

(W/L)_1 = 2I / (μnCox * Vov1²) = 2 * 100 / (200 * 0.04) = 25

M2的宽长比：

(W/L)_2 = 2I / (μpCox * |Vov2|²) = 2 * 100 / (80 * 0.04) = 62.5

再看小信号参数。gm1 = 2I/Vov1 = 2 * 100u / 0.2 = 1mS。假设λn=0.1/V，λp=0.12/V，则ro1 = 1/(λn * I) = 100kΩ，ro2 = 1/(λp * I) = 83kΩ。两管并联电阻约45.5kΩ，所以增益Av ≈ -1mS * 45.5kΩ = -45.5倍，约33dB。

输出摆幅的下限约等于Vov1=0.2V，上限约等于VDD - |Vov2| = 1.6V。静态工作点取0.9V，位于摆幅中间，距离上下边界各0.7V，裕量充足。如果Vb的设置让静态点偏离这个区间，VTC的对称性就会被破坏。

5.3 把静态工作点映射回Vb

现在的问题变成：要给M2的栅极加多少Vb，才能让静态电流恰好是100uA。这需要根据PMOS的饱和电流公式反推：

|Vgs2| = |Vthp| + |Vov2| = 0.5 + 0.2 = 0.7V

所以Vb = VDD - |Vgs2| = 1.8 - 0.7 = 1.1V。如果你在Virtuoso里给Vb设成1.1V，再跑DC扫描，静态点处测到的M2电流会非常接近100uA，实际因沟长调制会略高一点。若想把静态Vout精确调整到0.9V，可以微调Vb或调M2的W/L。

这里也解释了一个常见现象：为什么Vb增大或减小会让VTC曲线整体上下移动。Vb减小，PMOS的|Vgs|增大，电流增大，Vout被拉低，曲线整体下移；Vb增大，PMOS电流减小，Vout抬高，曲线整体上移。你用Parametric Analysis扫一下Vb，看到的就是这种移动。

5.4 偏置或负载变化时工作区如何迁移

如果Vb偏离设计值太远，静态工作点就会离开“两管都饱和”的窗口。比如Vb设成0.8V，PMOS电流远大于M1设计电流，静态Vout会被压到接近地，此时M1可能已经在线性区，增益大幅下降。反之Vb设成1.3V，PMOS电流很小，静态Vout被拉到接近VDD，M2可能已经进线性区。

同样，如果M1的宽长比取得过大或过小，Vov1会跟着变，转折点位置也会偏移。我建议你在做Parametric Analysis时，把Vb和W/L都扫一遍，然后用region曲线检查每种组合下两个管子的状态窗口，这样可以快速找到“窗口最大”的设计点。别看这个过程简单，实际项目中很多良率问题都是因为工作区窗口太窄，工艺一波动就退出饱和区。

6. 常见问题与排查实录

6.1 曲线转折点不明显，怎么判断切换位置

有时候VTC曲线看起来没有明显的“折角”，整个过渡区很平滑，这不是电路坏了，多半是增益不够高，导致高增益区和线性区的过渡被拉长。常见原因是M1的gm偏小，或者λ太大导致ro太小。

处理办法是先看增益数量级。如果Av只有几倍，说明两管并联电阻不够大，优先检查M1的W/L是否太小、电流是否太小。我在实践中发现，很多新手为了省功耗把电流压到几十微安以下，结果ro虽然大了，但gm下降得更快，增益反而上不去。这时最好的做法是用gm/id曲线找最优偏置点，而不是盲目加大W/L。

还有一种情况是扫描范围根本没覆盖到两个平坦区。比如Vin只扫了0.3V到0.7V，那你看到的自然就只有中间一小段陡峭曲线，没有完整的“S形”，这时候把扫描范围扩展到0到VDD即可。

6.2 region参数显示的数字看不懂

不同PDK对region的编码约定略有差异，但最常见的是：0=截止，1=线性，2=饱和，3=亚阈值。如果你没注意看模型文档，直接把数字当成“1就是饱和”，那是会看反的。

我建议在第一次用某个PDK时，先做一个最最简单的仿真：单独给一个NMOS接成二极管形式，栅漏短接，肯定工作在饱和区，看OP点region显示几。这个实验一分钟就能做完，却能让你建立“这个工艺库的region编码到底怎么定义”的参照系。

另外，region参数的取值是逐点计算出来的，如果你用的扫描步长太粗，可能刚好跨过切换点，导致某个状态被完全跳过，曲线看起来像“跳变”而不是“渐变”。把步长改细到1mV后，台阶位置会稳定下来。

6.3 高电平平台不是平的，而是缓慢下降

这个现象前面提过，通常是亚阈值电流在起作用。Vin升高到接近Vth但未超过时，M1已经开始导通微弱电流，这些电流需要M2提供，而M2在高电平处|Vds|很小，接近线性区边缘，无法完全恒流，于是Vout随Vin缓慢下降。

如果你希望高电平平台更平，可以减小两个管子的泄漏，比如加大L，或者让Vth更高一些。但在实际电路里，这个“缓慢下降”未必是坏事，因为亚阈值区的微弱导通恰恰决定了逻辑门在关断状态下的漏电和噪声容限。仿真时不要觉得它是错误，学会识别它就好。

6.4 仿真不收敛或曲线震荡

DC扫描不收敛，首先查电路里有没有悬空节点。最典型的错误是M2的栅极只接了vdc，但vdc的DC值没填，或者填了个完全离谱的电压，导致M2始终截止，输出节点相当于浮空。检查方法很简单，DC operating point把每个节点的电压print出来，看到某个节点电压被推到VDD或GND，基本就是偏置不对。

还有一种情况是扫描中出现剧烈的增益峰值，曲线像振荡一样毛刺很多。这通常是两个管子同时工作在极高增益区，数值误差被放大，不是电路真的振荡。把扫描步长从1mV改成0.5mV或0.2mV，毛刺会减少；如果还有，检查输入电压源有没有设定串联电阻，加入一个很小的串联电阻往往能改善收敛性。

6.5 常见现象速查表

结尾：用曲线训练电路直觉

我自己用这套方法是这么操作的：拿到一个新工艺PDK，第一件事不是去搭复杂的运放，而是先搭一个最小CS单元，跑一条VTC，把VTC、Ids、region三条线叠在一起看。这个“三线合一”的看图习惯，让我避开了很多纸上谈兵的设计失误。尤其是region那条台阶曲线，几秒钟就能告诉你整个输入范围内每个管子的实时状态，比对着几十行OP点数据猜来猜去直观太多了。

最后再分享一个小技巧：不要只满足于“看出”工作区切换点，你可以主动把设计参数改成极端值，比如把负载管宽长比调大一倍再跑一次，看VTC曲线怎么变。多做几次这样的“破坏性实验”，你对工作区迁移规律的把握会比看十篇理论文章都扎实。等你哪一天看到一条VTC曲线，不需要打开region曲线也能准确说出每个管子的状态窗口，你就算真正入门了。