UC3844多路输出反激电源设计：从参数计算到PCB布局实战

去年底接了一个仪表供电板的设计任务，板上需要一路5V给MCU和数字电路，一路12V给继电器和风扇，还有一路24V给模拟前端传感器。功率不大，三路加起来34W左右，但要求体积小、成本低、芯片供货稳定。我几乎没有犹豫就选了UC3844做反激，三路输出全部从变压器次级耦合出来。整块板从算参数、绕变压器、画PCB到调通，前后花了大约两周。文章就把这套完整流程复现一遍，重点放在UC3844的外围设计、多路输出反激的变压器计算，以及PCB布局里几个特别容易踩的坑。适合第一次做反激电源的新手，也适合做过一版但总在布局和调试上翻车的工程师。

1. 为什么选UC3844：多路输出反激的芯片选型思路

1.1 UC3844和UC3842/3843/3845怎么选

UC384x系列绝对是电源工程师最熟悉的一代电流模式控制芯片，便宜、成熟、随便一个代理商都有货。但很多人第一次拿到的時候，会在3842、3843、3844、3845之间犯迷糊，这几颗芯片引脚几乎完全一样，区别只在两个地方：最大占空比和启动电压。

我做的是85-265VAC宽压输入，整流后母线电压最低约100V、最高约375V，所以启动阈值16V的UC3844是正选。它的最大占空比被内部触发器限制在50%左右，这个限制对反激拓扑其实是有好处的。反激变压器的励磁电流是单向增长的，如果占空比过大，一旦电流模式控制出现扰动或者变压器参数偏差，磁芯很容易往饱和方向跑，限制占空比等于给系统加了一道保险。另外，电流模式控制在占空比超过50%时天然存在谐波振荡风险，3844直接把上限卡死，外围可以少做不少麻烦。

1.2 多路输出反激为什么难做

反激电源做单路输出很容易，做多路输出就麻烦很多，难点不在芯片，而在变压器和反馈。反激变压器的工作方式可以理解成一个储能元件：开关管导通时，初级电感把能量以磁场形式存起来；开关管关断时，磁场能量释放到次级各绕组，同时给各路负载供电。这里的问题是，所有次级绕组共用一个磁路，也就是说各路输出的能量分配天然是“按匝比和电压”走的，而不是按你的负载需求走的。

如果只对其中一路做精密反馈（比如5V主路），那么12V和24V的输出电压就会随着负载变化而飘移。5V满载、12V空载的时候，12V可能飙到13V以上；反过来5V空载、12V满载，12V又可能掉到11V附近。这就是常说的交叉调整率问题。为了改善这个问题，我做了两件事：一是把5V作为主反馈绕组，绕组位置紧贴初级，耦合最紧；二是对12V和24V分别合理加假负载，让它们在任何工况下不至于太过“放飞”。如果对交叉调整率要求更高，还可以做加权反馈，把12V和24V的采样电压通过电阻网络合并到TL431的参考端，但那样调试复杂度会明显上升，这次没有采用。

2. 变压器设计：先把参数算清楚再动手绕

2.1 明确设计规格：这是所有计算的地基

变压器是反激电源的核心，所有外围电路都是围着它转的。动手绕之前，必须把输入输出规格定死，后面所有公式才有意义。我这次的目标规格如下：

效率按85%估算，那输入功率Pin=34/0.85≈40W。最低母线电压按85VAC整流后考虑电容纹波，取Vmin=100V，这个值不用太纠结，实际在100V到110V之间都可以，取值偏低相当于设计时多留了余量，更安全。反射电压VOR我取100V左右，后面会通过匝比精确校核。这里的VOR指的是开关管关断期间，次级输出电压反射到初级的电压，也就是VOR等于次级绕组电压乘以匝比。VOR选得高，占空比可以大一些，但开关管承受的电压应力也会增加。用650V的MOSFET时，VOR取100V附近是比较常规的选择。

2.2 电感量、峰值电流与匝数的计算

这一步是反激变压器设计里最核心的计算，公式本身不复杂，但每一步的物理含义要清楚。

先算初级电感量Lp，按临界连续模式（BCM）的边界条件来计算：

Lp = (Vmin × Dmax)² / (2 × Pin × fsw)

代入数值：Vmin=100V，Dmax=0.45，Pin=40W，fsw=65000Hz。

Lp = (100 × 0.45)² / (2 × 40 × 65000) = 2025 / 5200000 ≈ 3.9e-4 H，也就是390uH。

有了电感量，可以反推初级峰值电流Ipk：

Ipk = Vmin × Dmax / (Lp × fsw) = 100 × 0.45 / (390e-6 × 65000) ≈ 1.78A

这个1.78A就是设计中最恶劣满载条件下的初级电流峰值，后续电流采样电阻、RCD吸收参数都要围绕它来。

接下来算初级匝数。这里需要先选磁芯。34W、65kHz这个量级，EE25规格的磁芯完全够用。EE25的磁芯有效截面积Ae约40平方毫米，取最大工作磁密Bmax=0.25T，留出饱和余量。初级匝数用下面这个公式：

Np = Lp × Ipk / (Bmax × Ae) = 390e-6 × 1.78 / (0.25 × 40e-6) ≈ 69.4T

取整数70匝。

次级匝数按反射电压VOR来反推。5V输出使用肖特基二极管，压降VF按0.5V算，所以绕组电压目标是5.5V。设定VOR=100V，则初级到5V绕组的匝比为：

Np/Ns1 = VOR / (Vo1 + VF1) = 100 / 5.5 ≈ 18.2

Ns1 = 70 / 18.2 ≈ 3.85T，取整为4匝。

匝比定为70:4后，实际反射电压变为VOR=70/4×(5+0.5)=96.25V，基本符合预期，MOSFET关断时母线375V加上反射电压96V再加漏感尖峰，总应力大约550-600V，用650V管留了余量。

12V绕组用快恢复或超快恢复二极管，VF按0.9V计，目标绕组电压12.9V：

Ns2 = Ns1 × (Vo2 + VF2) / (Vo1 + VF1) = 4 × 12.9 / 5.5 ≈ 9.4T，取10匝。

24V输出VF按1.0V，目标绕组电压25V：

Ns3 = 4 × 25 / 5.5 ≈ 18.2T，取18匝。

辅助绕组用来给UC3844供电，目标电压15V左右，VF按0.7V：

Naux = 4 × 15.7 / 5.5 ≈ 11.4T，取11匝。

最终四个绕组匝数为：

2.3 磁芯选型与气隙处理

EE25磁芯配0.25T工作磁密，理论峰值磁密会在0.25T附近，考虑到高温下饱和磁密会下降，实际余量不算大。如果电源工作环境温度高，建议换EE28或者把Bmax降到0.22T重新算匝数。反激变压器必须开气隙，因为反激工作方式要求磁芯存储能量，不开气隙的磁芯剩磁高，稍微加点电流就饱和。

气隙长度可以按下面的近似公式估算：

lg ≈ μ0 × Np² × Ae / Lp

μ0=4π×10^-7，Np=70，Ae=40e-6，Lp=390e-6，算出来约0.63mm。实际磨气隙的时候，我会先磨到0.5mm，绕完线后在板子上用LCR表加直流偏置测初级电感，一边测一边微调，直到电感量落在390uH±5%范围内。这里有个经验：不要一次磨到位，磨一点测一次，磨过头就废了。气隙位置在中柱，两边磁芯研磨面对合时，中柱气隙就构成了总气隙。如果用垫片法，在两边磁芯柱脚垫0.3mm左右的绝缘垫片，等效气隙也差不多是这个数量级。

2.4 绕组顺序和线径：漏感是绕出来的

线径选择要考虑高频趋肤效应。65kHz时铜的趋肤深度大约0.27mm，也就是说导线的有效导电厚度就这么多，再粗的线中间也是白搭。初级电流有效值大约0.69A，我用了0.4mm漆包线，截面积0.126平方毫米，电流密度约5.5A每平方毫米，能接受。次级5V电流有效值接近3.1A，0.4mm单根肯定不行，我用了三根0.4mm并绕。12V绕组有效值约1.56A，用两根0.4mm并绕；24V绕组0.78A，单根0.4mm足够。

绕组顺序是这次设计的重点。多路输出反激的漏感直接决定了交叉调整率和VDS尖峰大小，而漏感很大程度上是绕线绕出来的。我的绕法是这样的：初级先绕35匝打底，然后依次绕5V、12V、24V次级绕组，再在上面把剩下的35匝初级绕完。这种三明治绕法把次级夹在初级中间，初级的两个半段对次级的耦合都很紧，漏感能控制在初级电感量的2%到3%左右。5V绕组作为主反馈绕组，贴着初级第二层放，物理距离最近，耦合最好，反馈最灵敏。12V和24V放在外层，随着负载变化电压飘移会大一点，但配合假负载基本能压住。

绕完线之后一定要测漏感。把次级的4T、10T、18T绕组全部短接，用LCR表测初级电感，这时候测到的残值就是折算到初级的漏感。如果漏感超过初级电感的4%，要重新考虑绕法，否则RCD吸收的损耗会明显变大，VDS尖峰也很难压住。

3. 外围电路细节：反馈、驱动、启动与吸收

3.1 反馈网络：TL431和光耦不是随便搭的

反激电源的反馈环路由次级采样、隔离传输、初级调整三部分组成。这次用的是TL431加PC817光耦的经典组合。5V输出通过两个10k电阻分压，把采样点接到TL431的参考端。TL431的参考电压是2.5V，所以10k比10k正好在5V输出时，参考端电压为2.5V。TL431阴极接光耦LED的阴极，光耦LED另一端通过1k电阻接到5V输出。当5V输出电压升高时，TL431阴极拉低，光耦LED电流增大，光耦三极管导通程度加深，UC3844的COMP引脚被拉低，占空比减小，输出电压回落。

光耦的集电极接到UC3844的COMP引脚，发射极接控制地。COMP引脚是误差放大器输出端，内部等效为一个高阻抗节点，外部还要接补偿网络。我在COMP到地之间接了一个2.2k电阻并联0.1uF电容，构成一个简单的Type II补偿。这个补偿网络的参数直接影响环路的带宽和相位裕度，我给了个保守起始值，实际调试时通过负载阶跃来观察动态响应，再微调电容值。

这里有个容易忽视的点：TL431工作需要最小阴极电流，通常是1mA左右。如果5V输出电流很小，光耦LED电流也会很小，TL431可能工作不到线性区。所以光耦LED串联的电阻不能选得太大。1k电阻在5V下的LED电流大约(5-2.5-1.1)/1000=1.4mA，这个量级能让PC817进入线性传输区。如果你用的光耦CTR偏低，可以把电阻适当减小到680欧。

3.2 驱动和电流采样：UC3844没有前沿消隐这个坑

UC3844的OUT引脚是图腾柱输出，源电流能力大约1A，灌电流能力更强。驱动MOSFET时，需要在栅极串一个10到22欧的电阻。这个电阻有两个作用：一是限制栅极充电电流，减缓开通速度，降低di/dt，从而减小开关噪声；二是抑制栅极走线电感和MOSFET输入电容之间的振铃。我用的是22欧，开通速度慢一点，但VDS尖峰和EMI都好很多。关断时，图腾柱的低边管子直接拉低栅极，不需要额外加二极管加速关断。

电流采样部分要特别提醒一下：UC3844没有内置前沿消隐电路。开关管开通瞬间，由于初级绕组寄生电容和二极管反向恢复，CS引脚上会出现一个很尖的电流尖峰，如果不加处理，芯片很容易误触发过流保护，表现为带载能力差、甚至空载启动都困难。解决办法是在CS引脚上串联一个1k电阻，再接一个470pF到1nF的电容到地，构成RC低通滤波，时间常数大约0.5到1微秒，既能滤掉开通尖峰，又不会影响正常工作时的电流波形读取。

过流采样电阻放在MOSFET源极和地之间。因为限流阈值是1V，设计峰值电流1.78A，取0.5欧电阻，那么实际限流点在2A左右，留了12%的余量。采样电阻要用低感电阻，功耗大约0.25W，我选的是0.5W封装，实际发热可接受。这里建议采样电阻的地单独走线回IC地，不要和功率地混在一起，否则大电流在地线上产生的压降会让CS信号变得非常脏。

3.3 启动电阻与VCC供电设计

UC3844的启动过程可以理解成一个“先打火再自持”的过程。刚上电时，芯片还没工作，VCC电压全靠启动电阻从母线取电给VCC电容充电，充到16V的启动阈值后，芯片开始输出PWM，这时候芯片自身功耗加上驱动功耗会迅速拉低VCC。如果辅助绕组不能及时接管供电，VCC会跌到10V的关断阈值以下，芯片立即停止工作，然后VCC重新充电，再启动，形成周期性的打嗝。

启动电阻我用的是两个120k电阻串联，总阻值240k。这样做有两个原因：一是串联分压，每个电阻承受的电压只有一半，耐压足够；二是阻值足够大，正常工作时启动电阻上的损耗只有大约0.4W，不会影响整机效率。VCC电容用了22uF电解并联一个0.1uF陶瓷电容，容量留足，保证启动瞬间电压跌落幅度可控。辅助绕组整流后经过一个1N4148级别的快恢复二极管给VCC供电，注意二极管方向不要接反，否则辅助绕组直接给电容放电，芯片永远启不来。

调试时最先测的就是VCC波形。正常情况下，上电后VCC会爬升到16V，输出端启动，然后VCC稳定在13V到15V之间。如果VCC在启动后掉到10V附近再爬升，优先怀疑辅助绕组匝数不够或VCC电容容量不足。

3.4 RCD吸收：让VDS尖峰服服帖帖

反激变压器永远不可能做到零漏感，这部分漏感存储的能量在开关管关断瞬间无处释放，只能通过寄生电容形成高压尖峰。如果尖峰超过MOSFET耐压，管子直接击穿。所以RCD吸收电路是反激电源的标准配置。

RCD吸收的基本原理是：开关管关断时，漏感电流给钳位电容充电，尖峰电压被钳在设定值，然后通过电阻把漏感能量耗散掉。我这次的变压器漏感测出来大约8uH，漏感储能0.5×Llk×Ipk²=0.5×8e-6×1.78²≈12.7uJ，乘以65kHz的工作频率，漏感损耗约0.83W。钳位电压我设定在130V左右，大约是VOR的1.35倍，这样既能有效钳位，又不会让RCD损耗过大。

起始参数给一组经验值：钳位电阻R=47k/3W，钳位电容C=10nF/630V，二极管用US1M（1A/1000V超快恢复）。上电后用示波器看VDS波形，如果尖峰仍然偏高，减小电阻或加大电容；如果钳位平台太低、RCD损耗偏大，就增大电阻。这个微调过程是必要的，因为漏感值、走线寄生参数都会影响最终结果。要注意钳位二极管的恢复速度必须快，用普通整流管会严重发热。

4. PCB布局避坑指南

4.1 功率回路面积要小，这是布板第一原则

反激电源的高频开关电流集中在两个回路里：一个是开关管导通时的初级回路，从输入电容正极经过变压器初级、MOSFET、采样电阻回到输入电容负极；另一个是开关管关断时的次级回路，从变压器次级引脚经过输出二极管、输出电容回到变压器次级另一脚。这两个回路包围的面积必须尽可能小，因为它们就是高频辐射天线，面积越大，EMI越差，输出纹波也越差。

布板的顺序应该是：先把输入电容放在变压器输入引脚附近，MOSFET紧挨着变压器和输入电容，采样电阻紧贴MOSFET源极，这样初级功率回路就缩成一圈。次级也是一样，输出二极管要贴着变压器次级引脚，输出电容紧贴二极管，并且回路要回到变压器次级的同名端引脚，形成最短路径。如果看到输出电容离二极管很远，回路绕了一大圈，那这板子的纹波基本没救了。

实际的摆放顺序我从左到右是：输入共模电感、整流桥、输入电解电容、变压器、MOSFET和采样电阻在变压器右侧，输出整流二极管和输出电容在变压器下方。所有功率器件放在顶层，底层走控制线。

4.2 控制地与功率地怎么汇接

控制地和功率地要不要分开，是反激PCB布局里问得最多的一个问题。我的做法是：UC3844的GND引脚、VCC电容的负极、CS滤波电容的负极、COMP补偿电容的负极，这些属于控制地，单独用一小块铜皮连接在一起。功率地的参考点是输入电解电容的负极，采样电阻的地、Y电容的初级侧、输入电容的负极都属于功率地。控制地和功率地只在输入电容负极处单点汇接。

这样做的原因是，功率回路里的di/dt非常大，如果IC地线和功率地线共用一段，地线上的压降会直接叠加到CS采样信号和驱动信号上，导致误触发、抖动等一系列奇怪问题。采样电阻是功率地和控制地的交界点，它的接地端必须直接回到输入电容负极，不能串入控制地回路。CS采样线从采样电阻两端独立引出，采用开尔文连接方式，先走到IC的CS引脚和地引脚，中间不要分叉。

4.3 光耦、TL431和隔离带的布置

光耦和TL431属于反馈环路，布置原则是“远离噪声源，跨隔离带要短”。光耦放在变压器和输出电容之间的隔离带旁边，初级侧引脚靠近UC3844的COMP脚，次级侧引脚靠近TL431。TL431和分压电阻应该靠近5V输出电容的采样点，不要在5V输出的大电流路径上取电压，要从输出电容正端单独引一条细的采样线到分压电阻。

隔离带下方的铜皮最好全部掏空，不要铺地铜。有些工程师觉得铺地铜可以屏蔽噪声，但在隔离电路里，原副边之间的地铜会降低爬电距离并增加寄生电容，反而容易耦合噪声。光耦下面是净空区，这一点很反直觉，但实测效果确实更好。

UC3844的VCC电容也要放在芯片附近，因为这个引脚要为栅极驱动提供瞬态电流。VCC的电解电容离IC引脚超过10mm，驱动波形可能就会出现毛刺。RT/CT振荡器引脚是锯齿波发生器的关键节点，走线要短粗，不要靠近开关节点。

4.4 散热、安规间距与上电前目检

MOSFET的散热主要靠Drain脚的铜箔面积。我在MOSFET的Drain焊盘下方铺了大面积铜箔，同时打了8到10个过孔到底层，让热量可以双向传导。输出二极管如果是SMA/SMC封装，也一样处理。变压器本身不发热太严重，但EE25磁芯在满载时温度约70-80摄氏度，周围元器件布局时要注意留空间。

安规间距上，原边和副边之间要留出足够的爬电距离，一般85-265VAC输入按加强绝缘考虑，隔离带宽度不小于6mm，我实际留了8mm并开槽。辅助绕组虽然只给芯片供电，但只要它和初级共地，就算初级的一部分。如果变压器用的是三重绝缘线，次级绕组可以不用考虑基本绝缘距离，但普通漆包线必须保证磁芯挡墙和骨架的绝缘结构到位。

上电前的目检非常关键，很多问题其实一眼就能看出：有没有虚焊、极性反的元件、桥堆方向反了、光耦脚位插错、变压器引脚顺序接反。尤其是变压器，多路引脚的排序一旦搞错，整个板子的工作逻辑就全乱了。

5. 上电调试和故障排查

5.1 第一次上电流程：调压器、示波器和测试点

第一次上电千万不要直接把板子插到220V插座上。正确做法是串一个调压器，从0V慢慢往上调。我用的是隔离变压器加调压器的组合，同时用示波器盯着VCC和输出端。这里特别提醒，开关电源的初级侧和次级侧电位是隔离的，但如果示波器探头地线夹的是初级地，而你人站在地上，探头地夹到输出地就会通过示波器造成短路。调试反激电源最好用隔离通道或者差分探头，至少也要注意探头地线的接法。

上电前先确保以下测试点都能方便测量：VCC电压、VREF的5V基准、RT/CT的锯齿波、OUT驱动波形、VDS电压、CS电流采样波形、5V输出。我一般在板子上预留几个裸焊盘当测试点，调到这个地方的时候再焊测试线。

从0V慢慢升压过程中，先用万用表看VCC，应该能观察到它缓慢爬升到16V，然后输出建立。如果升到100V左右还没有启动，就要停下来查问题了，千万不要继续加电压，时间长了可能烧坏输入电解电容。

5.2 高频故障实录：照表检查

这次调试过程中遇到的和之前项目中常见的问题，我整理成了一个速查表：

这里面最典型的案例是带载后电压跌落。我第一次用示波器看CS引脚时，发现开通一瞬间有一个幅度接近0.8V的尖峰，而正常的三角波幅值只有大约0.9V，两者叠加后CS电压很快就到1V触发限流，导致占空比被严重压低，5V带2A就跌到4.2V，根本没有设计指标。把CS引脚的RC滤波电容从470pF加到1nF，尖峰被滤掉，带载能力立刻恢复正常。

5.3 从波形看问题：VDS、CS和纹波的读法

调试反激电源，示波器是眼睛。VDS波形能告诉你整个开关过程是否健康。正常波形应该是：开通时VDS降到接近0，关断瞬间VDS快速上升到Vin+VOR，也就是大约100+96=196V附近，然后漏感尖峰继续推到钳位电压130V左右，出现一个圆润的尖峰，随后衰减振荡，最后稳定在母线电压和反射电压之和的平台上，直到下一次开通。如果VDS尖峰是个尖锐的高压毛刺，说明RCD吸收太弱，首先检查钳位电容两端电压是否被钳在设定值。如果VDS上升沿有回勾，可能变压器漏感太大或PCB功率回路面积偏大。

CS引脚的波形应该是干净的三角波或梯形波（CCM下），开通瞬间的小尖峰要能被RC网络滤掉。如果CS波形上有明显的台阶或毛刺，大概率是地线处理出了问题，采样电阻到IC地之间串了功率地电流。

输出纹波测量有个很多人忽略的细节：不能用示波器普通探头直接夹在输出电容两端，探头地线夹子形成的大环路会拾取空间磁场，读到的纹波根本是假象。正确做法是用弹簧接地探头，或者把探头的地线绕几圈形成一个最小环路再夹在输出电容的地脚上。实测下来，用普通探头夹着测，纹波读数可能比真实值大3倍以上。

调试到后期，如果波形正常但变压器有轻微叫声，可以先检查环路补偿电容。把COMP引脚到地的0.1uF电容改成47nF再听，声音一般会消失。如果伴随CS波形幅度抖动，再考虑加斜坡补偿电路，从RT/CT引脚通过一个100k电阻引到CS引脚，逐步调整幅度，直到CS波形不出现大小波交替。

所有电源调试到最后都会发现，大多数故障归结为两个根源：一个是环路没调好，一个是地没处理好。环路问题可以通过补偿网络解决，地问题只能靠重新布板。所以每次画PCB之前，我都会把功率主回路和控制回路的铜皮路径先在纸上画一遍，确保它们只在输入电容负极汇合一次。这样做，后期调试省下的时间远大于前期多花的那半小时。