1. 一次关于算力能耗的“灵魂拷问”
AI越“聪明”，地球越累？这句话放在如今的大模型时代，不是修辞，而是物理现实。我最近翻到肖特《Solutions》杂志的一期内容，标题本身就把问题捅到了台面上：当全球的AI模型训练和推理需求指数级膨胀，电表飞转、机房发烫、散热成本飙升，特种玻璃企业却在算力革命背后干起了“减负”的活儿。这个视角很有意思——普通人眼里，AI的瓶颈是芯片、是算法、是数据；但在产业一线，AI落地的真实瓶颈之一，恰恰是“电”和“热”这两个最物理的东西。
简单说一下这篇内容能解决什么问题、适合谁看。无论你是做数据中心基础设施的工程师，还是关注AI芯片封装技术的硬件开发者，又或是研究下一代半导体材料的技术管理者，这篇文章都会提供一个从“玻璃材料”切入算力基建的思考角度。它讲清楚了一件事：AI算力的可持续性，不只是靠制程微缩和算法优化，材料层面的“隐形革命”同样关键。
先说个让人敏感的对比数字。2024年全球数据中心耗电量已经突破1000TWh量级，占全球总用电量的比例在2%到3%之间。国际能源署的预测是，到2030年这个数字可能翻倍。其中有相当一部分，不是被芯片“算掉”的，而是被“热”和“传输损耗”吃掉的。芯片电流通过导体时产生的焦耳热、信号在封装基板内部的传输损耗、数据中心散热系统的持续运转，这三块是能耗大户。而这些环节，恰恰和材料直接相关——尤其是玻璃。
玻璃能跟算力扯上什么关系？这要从肖特这类特种玻璃制造商的核心能力说起。他们做的不是普通窗户玻璃或手机盖板玻璃，而是能用在半导体封装、光通信、微电子器件里的高精度特种玻璃。这类玻璃的介电性能、热膨胀系数、表面平整度、机械强度，都可以按用途做极端化定制。正是这些参数，在算力系统的“减负”过程中踩中了几个关键点：封装基板的高频损耗、芯片翘曲带来的良率问题、光模块的传输效率。
文章的核心逻辑链是这样的：AI算力增长 → 芯片功耗密度上升 → 封装与互连成为瓶颈 → 材料决定功耗与散热上限 → 特种玻璃提供另一种解法。这条链路上，每一个环都有非常具体的工程细节。我接下来把主要的技术点拆开，讲讲这些“玻璃减负”背后到底是什么原理，以及在实际项目中怎么判断该不该用这类材料。
另外先给个结论性的观察：玻璃在算力产业里的角色，正在从“壳”变成“核”。以前玻璃是显示器盖板、是镜头镜片，属于外围部件；现在玻璃基板、玻璃转接板、玻璃光波导，开始直接进入芯片封装和光互连的核心链路。这个转变的驱动力只有一个：算力密度要求下的材料极限倒逼替代。
2. 算力能耗的结构性拆解：电都去哪儿了
2.1 芯片越来越热，散热极限遭遇物理墙
先看芯片本身。AI加速卡（GPU、TPU、专用ASIC）的功耗密度有多夸张？以英伟达H100为例，单卡热设计功耗（TDP）在700W左右；新一代B200直接翻倍，单卡功耗超过1000W。一片A4纸大小的芯片本体上要耗散掉几百瓦的热量，对应的局部热流密度远超核反应堆堆芯的若干区域。这个能量密度等级，已经逼近风冷乃至液冷的物理极限。
热量必须被带走，否则芯片内部的温度会超过节点可靠性阈值，引发时序紊乱、漏电激增甚至物理失效。常规做法是：芯片表面贴散热盖（IHS）→ 涂导热界面材料（TIM）→ 接到冷板或热管 → 最终由冷却塔把热量排到大气。整个链条的能效系数（表现为PUE，即数据中心总能耗与IT设备能耗之比）决定了多少额外电能被用于“搬走热量”。
但散热只是一个“后处理”环节。真正的问题在源头：芯片本身为什么越来越热？核心原因是晶体管的功耗密度随算力要求上升——电源电压不能无限下降，频率也不能无限提升，于是每一代AI芯片在同样面积上堆入更多计算单元，功耗密度自然水涨船高。从90nm时代的约0.1W/mm²到如今先进制程的1W/mm²以上，站在系统层面，电表转得越来越快几乎是必然的。
这中间有一个关键点：材料导热极限。硅的导热系数大约是150W/(m·K)，听起来不低，但在芯片热扩散路径上，封装基板、底部填充胶、PCB绝缘层等材料的导热系数可能只有0.2到1W/(m·K)级别。这意味着“热量瓶颈”很多时候不在芯片本身，而在芯片和散热器之间的那几毫米材料栈。
2.2 封装互连的性能损失：从“信号延迟”到“无谓耗电”
第二个能耗黑洞藏在芯片外部。AI芯片普遍采用先进封装结构——把多颗Die（裸芯片）通过高密度互连封装在一起，让它们看起来像一颗芯片，从而突破单个Die面积受光刻限制的问题。典型方案包括CoWoS、InFO、EMIB等。它们通过硅中介层或有机基板承载并连接多颗芯片。
这里就碰到一个材料学矛盾。传统的有机封装基板（如ABF类材料）在10GHz以上的高频信号传输中，介质损耗正切（Df）会显著上升。信号在铜线里跑，电场穿透绝缘介质时会产生“介质极化损耗”——一句话，绝缘材料自身会吸收并转化一部分高频电能为热能。随着AI芯片的I/O速率从112Gbps走向224Gbps，封装基板里的这种“隐形电阻”会让系统被迫提升驱动电流，进而增加每bit传输的能耗。
信号完整性损失只是表象。当高频信号在基板中衰减过大时，接收端的眼图闭合，误码率上升，系统只能通过加重均衡器功耗、降低有效速率来补偿。这些附加功耗，本质上都是“材料缺陷税”。业界常说的“封装能耗占比上升”，指的就是这条暗线。
另外一个环节是电源完整性。AI芯片需要极低的供电电压（0.7V到1V级），但供电电流却高达几百安培。供电网络（PDN）中的任何阻性损耗都会被巨大的电流放大成可观的功率损失。封装基板内的铜线路长度、过孔数量、层间介质电容，都在左右PDN的阻抗特性。阻抗控制不佳，稳压模块就得加大输出功率来兜底，又是白花花的能耗。
2.3 光模块和传输层的能耗：算力集群的隐形耗电大户
从一个数据中心整体来看，算力芯片只是能耗的一部分。大型AI集群涉及数千甚至数万张加速卡互联，这背后是规模庞大的交换机和光模块。以目前主流的800G光模块为例，单个模块功耗大约在15到20W范围内；一个拥有5万张GPU卡的集群，光模块数量轻松到五位数甚至六位数，仅光模块一项就能吃掉数兆瓦功耗。
光模块的核心是电光转换和光电转换。激光器（EML或硅光芯片）的效率、光电探测器的响应度、封装内的耦合损耗、TIA和Driver芯片的静态功耗，每一项都在“电”与“光”之间来回折损。业界追求的高能效光模块，本质上就是提升每瓦能搬运的bit数，英文叫“功耗效率”。
这里玻璃的价值在于：它是激光器、光纤、探测器之间所有光路密封和耦合的关键材料。玻璃的热膨胀系数可以与金属管壳匹配设计，确保光路在宽温域内不漂移；玻璃的折射率和透射率可以通过配方精确调控，减少光在封装窗口的反射损耗。很多人不知道，光模块里的隔离器、准直透镜、光纤尾纤固定基座，很多都是特种玻璃部件。这些部件的质量直接决定模块的光功率预算——也就是发射端要多大的激光功率才能让接收端收到有效信号，而发射功率越大，耗电就越高。
3. 特种玻璃凭什么替算力“减负”：核心材料逻辑
3.1 玻璃基板：替代有机基板的“平、稳、细”三张牌
先说目前最受关注的玻璃基板（Glass Substrate）。这项技术的出发点很朴素：有机基板在芯片封装领域“伺候”了行业几十年，如今在大算力场景下开始力不从心，而玻璃在若干关键性能上是降维打击。
第一张牌是“平”——平整度。玻璃基板可以通过精密研磨抛光做到表面粗糙度在纳米级，翘曲（Warpage）远小于有机基板。有机基板在热压合和固化过程中，因为树脂收缩和纤维热膨胀不均匀，容易产生毫米量级的翘曲。芯片和基板之间一旦翘曲，键合良率就受影响。AI芯片动辄用到大面积基板，面积越大，翘曲问题越难控制。过去用增强框架、补偿线路等“物理校正”手段硬掰，但治标不治本。玻璃在这方面的先天优势，让大面积封装有了更稳定的物理基底。
第二张牌是“稳”——尺寸稳定性和热稳定性。玻璃的线膨胀系数（CTE）可以依据应用定制到接近硅的3.2ppm/K，这意味着在回流焊、热循环等工艺过程中，基板与硅Die之间的热失配应力非常小。有机基板的热膨胀系数通常在12到18ppm/K，和硅差了好几倍。温度一波动，界面应力就会积累，轻则影响可靠性寿命，重则当场爆裂。用玻璃基板，这个风险被大幅压缩，同时也意味着设计人员不必为了应付热失配而牺牲布线密度。
第三张牌是“细”——精细线路。玻璃表面可以加持半导体级别的薄膜工艺，做到亚微米级光刻线路。有机基板目前的线路能力通常在L/S（线宽/线距）=5μm/5μm左右，而玻璃基板的目标是L/S≤2μm/2μm，甚至更细。线路越细，同样面积内布线密度越高，信号互连的通道越多，芯片之间的“带宽”越大。这个直接关系到AI芯片的“算力释放”——如果芯片的计算吞吐高，但封装互连带宽跟不上，那算力就被“堵”在封装内部，白瞎了芯片设计。
3.2 玻璃介质与高频损耗：打开高速信号的另一扇门
再往深一层看，玻璃的介电性能非常适合高频应用。玻璃基板的相对介电常数（Dk）通常在5到7之间，介质损耗正切（Df）理论上低于有机材料。也就是说，高频信号通过玻璃基板时的衰减更小，信号完整性更容易保持。
不过这里要说一个容易被忽视的点：玻璃不是单一成分材料，它的介电性能完全取决于配方。普通钠钙玻璃含有大量可移动的钠离子，高频下极化损耗严重，根本进不了封装市场。肖特这类厂商提供的是无碱玻璃或高纯石英类配方，去除碱金属离子，从源头上消除高频损耗的主要来源。这让我想到很多做电路仿真的同事经常纠结“用什么DK值去建模”——其实材料本身的离散度就决定了仿真精度上限，不稳定材料做出来的仿真模型如同沙上建塔。
除介电性能外，玻璃基板还有一个“隐藏技能”：可以做空气腔或TGV（玻璃通孔）。TGV是玻璃基板上打的垂直导电通孔，孔内填充铜等导体实现层间互连。相比硅中介层的TSV（硅通孔），TGV在深宽比工艺上更灵活，而且因为玻璃是绝缘体，不需要像硅那样在孔壁额外做绝缘层。这简化了工艺步骤，也降低了多层互连的电容效应——高频下更少的寄生电容意味着更低的动态功耗。
3.3 光学玻璃与光互连：从电到光的效率跃迁
AI算力集群的内部通信正在从“可插拔光模块”走向“CPO（共封装光学）”，即把光引擎直接封装到交换芯片旁边，甚至把光芯片和电芯片共同封装在同一基板上。这种演进的动力就是能耗：可插拔模块的长链路带来的额外光损耗，需要更高功率激光器去填平，而CPO让光路缩短，激光器功率可以显著降低。
在这个方向里，玻璃扮演的角色有点“无处不在”的意思。光引擎中的透镜阵列、偏振分束器、光波导芯层，都可以是特种玻璃做的。与硅光波导相比，玻璃波导的传播损耗更低，耦合到光纤的模场匹配也更好。再就是玻璃的折射率温度系数（dn/dT）可以做到很低，这对高功率激光器的波长稳定性至关重要——波长漂移会让滤波器和MUX/DEMUX失谐，系统为了纠偏会消耗额外能量做闭环控制。
说一个实际场景。某个800G光模块的客户项目里，透镜阵列采用的是晶圆级玻璃模压技术制备——一片晶圆上同时压出数百个微透镜，然后切割成单个模组。相比传统研磨抛光方案，单片成本下降了一个数量级，而且表面形状精度一致性极好。这个细节听起来不起眼，但它直接决定了光斑质量和耦合效率：耦合效率越高，激光器需要的驱动电流就越小，模块总功耗自然更低。在光模块功耗被严格卡死的今天，这种“玻璃减负”是实打实地省电。
4. 从论文到产线：关键技术指标与选型实操
4.1 玻璃基板应用的五个核心参数怎么看
如果你正在评估“要不要用玻璃基板/玻璃转接板”替代现有方案，光看宣传资料是远远不够的。我在实践中总结出五个必须拿数据说话的关键参数，你可以把它当作“玻璃选型五查”：
- 翘曲度（Warpage）：这是第一关。基板平整度不好，后续光刻、键合良率全崩。关注的是不同温度下的翘曲变化曲线（25℃到260℃回流温度区间），不是只看常温值。实测中有些供应商只给室温数据，上回流焊就原形毕露，一定要索要高低温数据。
- 热膨胀系数（CTE）：理想值是跟硅匹配，但实际要看你是跟什么Die做互连。如果是跟硅中介层配合，CTE尽量靠近3.2ppm/K；如果基板应用场景是光模块壳体，CTE反而需要跟金属管壳匹配。没有绝对最优，只有匹配与否。
- 介质损耗正切（Df）：这个参数决定高频信号损耗。评估时注意测试频率和你的应用频率是否一致，我在项目里见过用1GHz的Df值去标榜10GHz性能的案例，水分很大。规范做法是索要到目标频段的实测数据。
- 表面粗糙度（Ra）：直接影响薄膜线路附着力与信号趋肤效应损耗。玻璃基板要做到Ra<1nm级别，否则铜箔的附着力和线路精度都会受影响。注意粗糙度也会影响后续湿法工艺的均匀性。
- TGV工艺能力：孔径、深宽比、孔壁粗糙度、填充率。这决定了你的布线密度上限和电源供电能力。目前业界TGV技术的成熟度不断提升，但具体到某一个供应商，先确认他们是否有量产级别的TGV代工能力，还是停留在实验室打样阶段。
这几个参数之间是强耦合关系：有时为了降低CTE会把玻璃成分调整到某个范围，但介电性能可能随之变化。所以不要单点评估，要及时跟供应商确认配方的整体性能包线。专用玻璃配方是把双刃剑——好，可以精准适配；难，是为了兼顾“改一个参数影响另两个参数”的局面。
4.2 从传统基板切换玻璃基板，工艺适配应有的思想准备
在实操层面，很多人低估“基板材料换用”对下游工序的连锁反应。有机基板时代，客户可以灵活使用激光钻孔、机械钻孔、化学沉铜等通用工艺，而切换玻璃基板后，至少四个环节会产生明显变化：
- 通孔制造：从机械/激光钻孔切换到TGV工艺。玻璃的硬脆特性决定了它既不易机械加工，也不能简单用有机板那一套激光参数。激光加工时的热影响区控制，决定了孔壁微裂纹多少——微裂纹就是后续可靠性失效的潜在引爆点。
- 线路制作：玻璃基板表面若不做表面处理，金属线路附着力会差。通常先做表面改性层（比如表面化学活化、种籽层沉积），再做半加成法制作精细线路。这个前处理工艺多出来的步骤，会让整体流程复杂度上升，产能爬坡期比想象的更长。
- 再布线层（RDL）：玻璃表面的RDL工艺要重新验证与绝缘介质材料的结合力、层间应力。有机绝缘介质涂布到玻璃上，可能会出现热循环下的脱层问题，需要专门做可靠性测试（如温度循环1000次）。这些测试周期以月为单位，供应商切换前必须预留充分时间。
- 组装与键合：玻璃基板和芯片之间的键合方式（热压键合、混合键合）对表面清洁度要求极高。玻璃表面的颗粒残留和金属污染，用常规的清洗流程不一定能去除干净。实测表明，玻璃基板工艺遇到最多的良率问题都集中在表面污染和微裂纹上，所以前道清洗工艺需要做专门开发。
我有一次在一个封装项目的技术评审会上，听到“玻璃基板和PCB同平台验证”的方案，当场就觉得风险很大。两者工艺兼容性差异太大，放到同一条产线很难同时跑好。这就像让电动车主和油车司机共用同一条加油排队通道——偶尔能跑，但效率和风险都不在一个水平线上。
4.3 特种玻璃的供应链选择与成本博弈
特种玻璃不是一个“便宜量大”的赛道。相比有机基板材和普通玻璃，高性能玻璃材料的制造门槛体现在三个地方：配方纯度、成型工艺精度、加工良率。这也反映在价格上——目前玻璃基板的单位面积成本大概率高于传统有机基板，但业界看重的不是单价，而是系统总成本的下降空间。
从系统成本来算一笔账：如果玻璃基板带来的封装翘曲下降能让多芯片封装的良率从85%提升到95%，那么一个价值数千美元的AI芯片封装模块，其良率提升带来的收益远超基板本身的成本增加。更细的线路意味着同样的封装面积里能塞进更多I/O，系统集成度上去了，外围器件（比如额外的桥接芯片、线缆连接器）减少了，BOM成本整体反而可能下降。
供应链层面的风险也不能忽视。目前全球范围内，能够提供半导体级玻璃基板、TGV加工代工、玻璃光波导产品的供应商集中在少数特种玻璃企业和后端加工厂手里。肖特的优势在于从玻璃熔炼到精密加工的全链条能力，毕竟配方是核心机密——同样的“硼硅玻璃”标签，不同厂家的热学/电学性能可能完全不是一回事。选供应商时，重点确认三个问题：能否提供完整的材料性能实测报告（而不是引用理论值）？能否支持小批量定制配方？加工产能是否跟得上项目量产节奏？这三个问题如果都能给出肯定答案，基本可以进入合作评估阶段。
5. 常见误区与工程实践中的避坑清单
5.1 误区一：把“玻璃基板”和“显示玻璃”混为一谈
这是我在行业交流里遇到最多的问题。很多对玻璃材料不太熟的工程师，听到“玻璃基板”第一反应是“那不就是手机屏幕那块玻璃吗”——差异其实极其巨大。显示玻璃的核心指标是透光率、组分均一性、机械强度、轻薄化；而封装用玻璃基板的核心指标是介电性能、CTE匹配、表面粗糙度、TGV加工能力。两者在材料体系上就不是一回事。
显示盖板玻璃通常含碱金属离子，便于化学强化做抗摔；但含碱玻璃在高频电场下介质损耗很高，根本不能用于射频/高速信号场景。而半导体级玻璃必须做到无碱配方，这直接改变了玻璃的熔制温度和成型难度。你把盖板玻璃的参数直接套用到封装基板设计里，仿真结果一定偏离实际，严重的可能导致整个方案推翻重来。
5.2 误区二：只盯着介电常数（Dk）一个参数做选型
材料选型过程中最常犯的毛病，就是迷信“Dk越低越好”。但实际上，封装基板的性能是系统工程：Dk影响信号传输速度，Df影响信号损耗，但两者需要配合使用场景做取舍。光电混合基板中，电层追求低Dk/Df，光层追求低光学损耗，是两个完全独立的优选逻辑。
再就是，Dk和Df本身还会随频率变化，同一个材料在10GHz和100GHz下的表现可能差异明显。如果供应商只提供一个频点的数据，那基本等于什么也没说。工程上要基于目标信号的基频和主要谐波频段，取多个频点的实测曲线。我见过有项目用2GHz的数据去评估112Gbps SerDes通道，结果实际眼图余量比仿真差了30%，导致整个链路重新评估。
5.3 误区三：忽视玻璃材料的边缘强度问题
玻璃的强度问题是一个经典矛盾：理论强度很高，实际强度受表面微裂纹控制，表现很不稳定。在封装应用里，基板需要经历切割、搬运、回流焊、热循环等多道工序，任何边缘碰撞或微裂纹扩展都可能在后期可靠性试验中爆发。
实操中的一个关键心得：玻璃基板的边缘质量管理，要从切割环节就把控。传统的机械划片容易在边缘留下微崩边，建议优先使用激光切割或激光隐形切割工艺，并在切割后增加边缘热处理的工序，将微裂纹钝化。另外，玻璃基板在装配中的夹具设计也要注意应力集中，尽量使用分布式接触的软性夹具，避免局部点载荷。这些“小而碎”的细节，往往决定一颗芯片在长期高负载运行中的生死。
5.4 实操心得：小批量试制的三个节奏建议
如果你所在团队正在评估引入玻璃基板方案，我的建议是分三步走，不要一上来就冲量产：
第一步，先采购标准化的玻璃基板测试片（比如肖特提供的评估套件），做材料级验证。重点测CTE、翘曲-温度曲线、Dk/Df频变曲线。这类测试片成本可控，周期在数周到一个月，能快速筛掉不适用的方案。我建议同时测三个批次，确认批次间一致性，避免“试制样品惊艳、量产样品崩盘”的尴尬。
第二步，做工艺级验证。找有TGV加工和RDL能力的后端工厂，制作小批量功能测试板。这个阶段重点验证的是“良率曲线”：每道工序（TGV钻孔、填铜、表面平坦化、线路制作）的良率是否稳步爬坡，还是始终卡在某个环节。注意留足6到8周的爬坡时间，工程上的“加速爬坡”往往只是把后续的问题挪到量产阶段爆炸。
第三步，做系统级可靠性验证。将功能测试板装上真实的AI芯片或高带宽测试芯片，跑温度循环、湿热老化、高速信号完整性测试。这一步是整个方案能否落地的最关键关卡，测试周期通常需要12周以上，不要排期压得太紧。实测中，最容易在这里暴露的是“玻璃-有机介质界面”和“TGV-铜填充界面”的长期可靠性问题。
6. 算力减负的下一个拐点：玻璃与光电共封装
最后聊一个正在快速升温的方向——光电共封装与玻璃的结合。这个方向直接回答了“AI越聪明，地球越累”的下一步解法：让数据在芯片之间以光子形式传输，从而把电互连的能耗和延迟大幅降低。
CPO（Co-Packaged Optics，共封装光学）的核心是缩短光引擎和交换芯片之间的物理距离。传统可插拔光模块里，光引擎和芯片处理器之间隔着连接器、PCB走线、重定时器等，链路能耗高企。CPO把光引擎直接放到芯片封装基板上，让信号从芯片出来就走光路，相当于在“家门口”搭了条高速公路。
玻璃在这个架构里扮演的关键角色是“光互连层”。利用玻璃的优异光学透过率、稳定的折射率和精密的微加工能力，可以在玻璃基板内制作光波导、光栅耦合器、微透镜阵列等光学元件。这意味着“玻璃光互连”有可能让基板同时承载电互连和光互连，形成光电混合基板——一段走电，一段走光，各取所长。
光互连还有一个被低估的附加价值：它降低了链路本身的误码率抖动，简化了系统的重传机制。而重传消耗的隐形算力和能耗，在大规模分布式训练中非常可观。从“端到端能耗”来看，光电混合方案虽然增加了基板制造复杂度，但降低了整个集群的通信能耗。大模型训练动辄上千张卡互联，通信能耗占比从10%降到3%，带来的经济效益就足以驱动产业切换。
肖特在最近几期的《Solutions》杂志内容里也一直在强调这个方向：玻璃不只是提供“一块平整的板子”，而是提供“一个可集成光、电、热管理的平台”。这让我很受触动——特种玻璃的竞争维度已经从“材料性能”上升到“系统能力”。选择玻璃供应商，本质上不再是买材料，而是在买一个跨学科工程能力的合作伙伴。
算力“减负”这件事，从来不是一个单一技术能完成的。芯片架构、算法效率、冷却系统、互连协议都在做减法，材料科学做的则是最底层的那一道。玻璃在AI时代重新出现在舞台中央，看似有点意外，仔细想想又在情理之中——它既承担了封装结构的物理基石，又在迈向全光互连的途中提供了最成熟的介质平台。下一次再听到“AI越来越聪明，地球越来越累”这句话，希望我们这些做工程、做材料、做系统的人，都能给地球一个更好的回答。
