PADS等长走线实战：从规则设置到蛇形绕线完整指南

1. 等长走线到底在解决什么问题

做PCB设计的朋友大概率都遇到过这种情况：板子打样回来，DDR跑不起来，或者HDMI花屏，又或者千兆网口丢包。排查了一圈电源、阻抗、叠层都没问题，最后发现是走线长度不匹配导致的时序偏差。等长走线就是专门治这个毛病的。

简单说，等长走线就是让一组本该同时到达的信号，在PCB上走过的物理路径长度保持一致。为什么要一致？因为电信号在铜箔里的传播速度虽然接近光速，但终究不是瞬间到达。信号在FR-4板材中的传播速度大约是每纳秒6英寸，换算下来每毫米大约0.17纳秒的延迟。如果一组数据线里某根线比其他的长了10毫米，那就意味着这根线上的信号比别人晚了将近1.7纳秒到达接收端。对于DDR3-1600来说，一个时钟周期才1.25纳秒，1.7纳秒的偏差已经超过一个周期了，数据根本采不准。

所以等长走线的核心目标就一个：把同一组信号的走线长度差控制在允许范围内。这个允许范围取决于信号速率和芯片的时序裕量，低速信号可能允许几十mil的偏差，高速信号可能只允许几个mil。

在PADS里做等长走线，说难不难，说简单也不简单。难的是很多人不知道PADS的等长功能藏在哪里，怎么配置参数，怎么让软件实时告诉你还差多少。简单的是，一旦配置好了，剩下的就是体力活——绕线。

这篇文章我打算把PADS等长走线从概念到实操完整讲一遍，包括规则怎么设、网络怎么分组、绕线怎么绕、怎么验证结果。不管你是用PADS 9.5还是VX系列，核心逻辑都一样，界面略有差异而已。

2. 动手之前先把规则理清楚

2.1 哪些网络需要做等长

不是所有走线都需要等长。拿到原理图之后，第一件事是识别哪些网络属于等长组。常见的等长组包括：

• DDR数据线：DQ0-DQ7一组，DQ8-DQ15一组，以此类推。每组内部等长，组与组之间通常不需要等长。
• DDR地址/命令线：ADDR0-ADDR15加上BA、CS、RAS、CAS、WE等，通常全部归为一组。
• 差分对：USB、HDMI、PCIe、SATA等差分信号，对内两根线需要等长，对与对之间可能需要等长。
• 时钟线：有时候时钟线需要和某一组数据线保持特定长度关系。

在PADS Logic里，你可以通过给网络添加“类”（Class）来管理这些分组。具体操作是：Setup → Classes，然后新建一个类，把需要等长的网络加进去。这样做的好处是后面在PCB里设置规则时，可以直接对整个类生效，不用一根一根去设。

注意：PADS的Class和Net Group是两个概念。Class主要用于规则分配，Net Group用于等长匹配。在VX版本里，等长匹配用的是Match Length Group，在9.5里叫Length Matching。别搞混了。

2.2 确定目标长度和公差

分组分好了，接下来要确定每组的目标长度和允许公差。目标长度怎么定？一般取该组内最长的那根线的长度作为基准，或者取一个略大于所有线自然长度的值。公差则取决于信号速率：

这些数值是经验参考，具体还要看芯片手册里的时序要求。有些芯片会明确告诉你允许的skew是多少皮秒，你需要根据传播速度换算成mil。换算公式很简单：长度差（mil）= 时间差（ps）× 传播速度（mil/ps）。FR-4的内层传播速度大约是6 mil/ps，外层微带线大约是7 mil/ps。

我个人的习惯是：先按芯片手册的要求算出理论公差，然后在此基础上留20%的裕量。比如算出来允许±10 mil，那我就按±8 mil来设规则。这样即使绕线时有点误差，也不会超标。

2.3 在PADS中设置等长规则

规则设置是等长走线的基础。在PADS Layout（或者VX里的PADS Professional）中，打开Setup → Design Rules，然后找到Length Matching这一项。不同版本的入口可能略有不同，但逻辑是一样的。

具体步骤：

1. 在Design Rules对话框里，选择Net Class或者Net Group。
2. 找到你需要设置等长的那一组网络。
3. 在Length Matching选项卡里，勾选“Enable Length Matching”。
4. 设置目标长度（Target Length）和公差（Tolerance）。
5. 选择匹配方式：是按组内最长线自动匹配，还是手动指定一个固定值。

这里有个细节值得注意：PADS允许你设置“基准线”（Reference Net）。如果你指定了基准线，那么组内其他线都会以这根线的长度为基准来匹配。如果不指定，PADS会自动取组内最长的线作为基准。我一般倾向于手动指定基准线，因为自动取最长线有时候会导致目标长度过大，绕线空间不够。

实操心得：设置规则之前，先把所有线大致布通，看看自然长度是多少。如果组内最长线和最短线差了500 mil，那你硬要把目标长度设成最长线的长度，最短的那根就要绕500 mil的蛇形线，占用的空间会非常大。这种情况下，不如调整布局，让走线长度更接近一些，再设规则。

3. PADS等长走线的核心操作流程

3.1 网络分组与Class分配

前面提到了用Class来管理等长网络，这里展开说一下具体怎么操作。在PADS Layout中，Setup → Classes打开类管理器。点击Add新建一个类，比如叫“DDR_DQ0_7”。然后在Net列表中把DQ0到DQ7这8根网络勾选进来。

为什么要用Class而不是直接选网络？因为Class可以统一设置规则，包括线宽、间距、过孔类型、等长要求等。如果你有4组DDR数据线，每组8根，那就是32根线。一根一根设规则会疯掉，用Class的话建4个类就搞定了。

在VX版本里，还有一个更方便的功能叫“Net Group”。Net Group和Class的区别在于，Net Group可以跨Class组合网络。比如你的DQ0-DQ7分布在两个不同的Class里（因为线宽要求不同），但等长要求是一样的，这时候就可以建一个Net Group把它们合在一起做等长匹配。

3.2 基准线的选择与目标长度计算

基准线的选择有讲究。理想情况下，基准线应该是组内走线路径最自然、最不容易绕线的那一根。通常我会选中间位置的那根线，比如DQ3或DQ4，因为它在物理布局上往往是最短的，以它为基准的话，其他线只需要适当绕线就能匹配。

目标长度的计算方式：

• 如果以基准线为准：目标长度 = 基准线实际长度
• 如果手动指定：目标长度 = 你设定的值（必须大于等于组内最长线的自然长度）

在PADS里查看走线长度很简单：选中一根线，按Ctrl+Q或者右键 → Properties，就能看到Length字段。也可以打开View → Spreadsheet，在Net Length选项卡里看到所有网络的长度列表。

我一般会先把所有线布通，然后导出长度列表，看看最长和最短差多少。如果差距在可接受范围内（比如200 mil以内），就直接以最长线为目标长度。如果差距太大，就要考虑调整布局了。

3.3 蛇形绕线的参数设置

蛇形绕线是等长走线的主要手段。PADS提供了自动绕线和手动绕线两种方式。自动绕线在VX版本里比较好用，9.5版本的自动绕线功能相对弱一些，更多时候需要手动操作。

手动绕线的关键参数：

• 振幅（Amplitude）：蛇形线上下摆动的幅度。太小的话，同样的长度需要更多的弯折，占用更多空间；太大的话，可能和其他走线产生串扰。一般建议振幅不小于3倍线宽。
• 间距（Gap）：相邻两段蛇形线之间的距离。这个参数直接影响串扰。间距越小，串扰越大。一般建议间距不小于4倍线宽。
• 拐角角度：45度还是90度？高速信号建议用45度或圆弧拐角，减少阻抗突变。

在PADS Layout中，走线时按右键，选择“Add Accordion”或者“Route with Accordion”，就可以进入蛇形绕线模式。然后通过快捷键调整振幅和间距。具体快捷键可以在Options → Keyboard and Mouse里自定义，默认的通常是：

• Tab键：切换绕线模式
• +/-键：调整振幅
• [/]键：调整间距

注意：蛇形绕线的总长度不是简单的“直线长度+蛇形段长度”。每个拐角都会增加额外的长度，而且拐角处的阻抗变化会影响信号质量。所以绕线完成后，一定要用PADS的长度检查功能验证实际长度，而不是凭感觉估算。

3.4 实时长度监控与调整

PADS有一个非常实用的功能：实时长度显示。在走线过程中，软件会在状态栏或者走线旁边显示当前网络的长度，以及和目标长度的差值。这个功能在VX版本里默认开启，9.5版本需要在Options → Global → General里勾选“Show Net Length”。

我通常会把长度显示设置为“显示差值”模式，这样走线的时候一眼就能看到还差多少mil。差值为正说明走长了，差值为负说明还不够。绕线的时候盯着这个数字，到了目标值附近就停止绕线，非常直观。

如果组内有多根线需要绕，建议一根一根来，绕完一根检查一根。不要同时绕多根，否则容易搞混。绕线的顺序也有讲究：先绕最短的线，因为它需要绕的量最大，占用的空间最多。如果先绕长的线，可能会把空间占掉，短的线就没地方绕了。

4. 实操中容易踩的坑与排查方法

4.1 绕线空间不够怎么办

这是最常见的问题。布局阶段没考虑等长绕线的空间需求，布线到一半发现线绕不开。解决办法有几个：

• 调整布局：把相关器件挪一挪，给绕线留出空间。这是最根本的解决办法，但代价是可能要重新布线。
• 减小振幅和间距：在可接受的信号质量范围内，适当减小蛇形线的振幅和间距，可以在有限空间内绕出更长的线。但要注意串扰风险。
• 换层绕线：如果顶层空间不够，可以打孔到内层绕线。但过孔会引入额外的长度和阻抗不连续，需要重新计算目标长度。
• 接受更大的公差：如果实在绕不开，和硬件工程师确认一下，看看能不能放宽公差要求。有时候芯片的时序裕量比我们想象的要大。

我个人的经验是：在布局阶段就要预留绕线空间。一般来说，等长组走线区域需要预留至少3倍线宽的额外空间用于绕线。如果板子密度很高，可以考虑用“T型拓扑”或者“Fly-by拓扑”来减少等长匹配的难度。

4.2 长度对了但信号还是有问题

有时候长度匹配得很好，但信号质量依然不达标。这时候要检查以下几个方面：

• 阻抗是否连续：蛇形线的拐角、过孔、线宽变化都会导致阻抗不连续。用PADS的阻抗计算工具检查一下关键位置的阻抗。
• 串扰是否超标：蛇形线之间的间距太小会导致串扰。用PADS的串扰分析功能检查一下。
• 参考平面是否完整：走线下方的参考平面如果有裂缝或者被分割，会导致回流路径不连续，影响信号完整性。
• 过孔数量是否一致：同一组信号如果有的线打了过孔有的没打，过孔带来的额外延迟和阻抗变化会导致时序偏差。

实操心得：等长走线只是信号完整性的一部分。长度匹配了不代表信号就一定好。阻抗、串扰、参考平面、过孔这些因素都要综合考虑。我见过太多人只盯着长度，结果板子回来还是跑不起来。

4.3 PADS版本差异导致的规则丢失

PADS 9.5和VX系列在等长规则的存储方式上有差异。有时候从9.5升级到VX，或者从VX导出到9.5，等长规则会丢失。解决办法是：

• 在导出之前，把等长规则导出为独立的规则文件（.rul），然后在目标版本里导入。
• 或者在目标版本里重新设置一遍规则。虽然麻烦，但最保险。

另外，PADS和AD之间的文件转换也经常出问题。如果你需要把PADS的PCB导入到AD里，等长规则基本上带不过去，需要在AD里重新设置。反过来也一样。

4.4 常见问题速查表

5. 提高效率的快捷键与脚本技巧

5.1 必会的PADS快捷键

PADS的快捷键体系比较独特，很多操作如果不用快捷键，效率会低很多。以下是我在等长走线时最常用的几个：

• F3：切换走线模式（普通走线/蛇形走线）
• Ctrl+Q：查看选中对象的属性（包括长度）
• Ctrl+E：移动选中对象
• Ctrl+R：旋转选中对象
• Tab：在走线过程中切换绕线参数
• Shift+Z：取消当前走线
• Backspace：撤销上一步走线操作

这些快捷键可以在Options → Keyboard and Mouse里自定义。我建议把常用的几个改成自己顺手的键位，能省不少时间。

5.2 用脚本批量处理等长规则

PADS支持VBScript和JavaScript脚本。如果你有很多组等长网络需要设置规则，写个脚本批量处理会快很多。比如下面这个VBScript示例，可以批量设置指定Class的等长规则：

' 批量设置等长规则示例 Dim app Set app = GetObject(, "PADS.Application") Dim doc Set doc = app.ActiveDocument ' 定义需要设置的Class和对应的目标长度、公差 Dim classNames(2) classNames(0) = "DDR_DQ0_7" classNames(1) = "DDR_DQ8_15" classNames(2) = "DDR_ADDR" Dim targetLengths(2) targetLengths(0) = 2500 targetLengths(1) = 2500 targetLengths(2) = 3200 Dim tolerances(2) tolerances(0) = 25 tolerances(1) = 25 tolerances(2) = 50 Dim i For i = 0 To 2 Dim cls Set cls = doc.Classes(classNames(i)) cls.LengthMatching.Enabled = True cls.LengthMatching.TargetLength = targetLengths(i) cls.LengthMatching.Tolerance = tolerances(i) Next MsgBox "等长规则设置完成"

这个脚本的逻辑很简单：遍历指定的Class，设置目标长度和公差。实际使用的时候，你需要根据自己板子的实际情况修改Class名称和数值。

注意：PADS的脚本接口在不同版本里可能有差异。VX 2.x和9.5的API不完全一样。用之前先在测试文件上跑一遍，确认没问题再用到正式项目里。

5.3 利用Excel辅助计算长度

有时候我们需要在Excel里做一些长度计算，比如根据时序要求换算公差，或者对比不同组的长度。PADS可以导出网络长度到文本文件，然后导入Excel处理。

导出方法：View → Spreadsheet → Net Length，然后右键 → Export，保存为CSV格式。在Excel里打开后，可以用公式计算差值、排序、筛选。

我常用的一个公式是计算传播延迟：=长度/6，结果单位是皮秒（假设内层走线）。如果是外层微带线，就用=长度/7。这个公式虽然粗略，但对于快速估算够用了。

6. 从等长走线延伸到信号完整性整体考虑

等长走线只是信号完整性设计中的一个环节。实际项目中，我见过太多人把等长做得漂漂亮亮，结果板子回来还是各种问题。原因往往在于只关注了长度，忽略了其他同样重要的因素。

阻抗匹配是第一个要关注的。等长走线如果阻抗不连续，信号在阻抗突变点会产生反射，反射会导致波形畸变，即使长度匹配了，接收端也可能采到错误的数据。PADS的阻抗计算工具可以帮你检查走线阻抗，但前提是叠层参数要设置正确。

串扰控制是第二个要关注的。蛇形绕线天然容易产生串扰，因为相邻线段之间的距离很近。控制串扰的方法包括：增大线间距、减小并行长度、在蛇形线之间加地线隔离。PADS的串扰分析功能可以帮你评估串扰是否超标。

参考平面完整性是第三个要关注的。高速信号的返回电流总是走阻抗最小的路径，通常是走线正下方的参考平面。如果参考平面被分割或者有裂缝，返回电流就要绕路，导致环路面积增大，辐射和串扰都会增加。在PADS里可以用平面层检查工具查看参考平面的完整性。

过孔设计是第四个要关注的。过孔会引入额外的电感，导致阻抗不连续。同一组信号如果过孔数量不一致，还会导致延迟差异。建议同一组信号尽量保持相同的过孔数量，如果做不到，就要在长度计算时把过孔的延迟考虑进去。一个标准过孔的延迟大约是1-2皮秒，相当于6-12 mil的走线长度。

实操心得：我一般会在布线完成后做一次完整的信号完整性检查，包括长度、阻抗、串扰、参考平面、过孔。PADS的Verify Design功能可以自动检查大部分项目，但有些细节还是需要人工确认。比如蛇形线的拐角是否平滑、差分对是否等间距、地过孔是否足够等。

最后再说一个容易被忽略的点：等长走线的验证。很多人绕完线就完了，没有做最终的验证。PADS提供了Length Check功能，可以检查所有等长组是否满足规则。但要注意，这个功能检查的是走线的几何长度，不包括过孔的延迟。如果你的走线经过了过孔，实际延迟会比几何长度对应的延迟要大。所以验证的时候要把过孔的影响考虑进去。

我个人的习惯是：在PADS里做完Length Check之后，再手动抽查几根线，用Ctrl+Q查看实际长度，确认和规则要求一致。如果板子上有多个等长组，建议做一个检查清单，逐组确认，避免遗漏。

等长走线这件事，说到底就是细心加耐心。规则设好了，剩下的就是一根一根绕、一根一根查。没有什么特别高深的技巧，但每一个细节都可能影响最终结果。希望这篇内容能帮你在下次做等长走线的时候少走一些弯路。