Cadence 17.4 Allegro PCB封装设计全流程：从焊盘到丝印的避坑指南

做硬件这行，画封装这件事躲不掉。很多人用Cadence画原理图时一气呵成，一进到Allegro PCB Designer就开始犯怵，尤其是17.4这个版本，界面和16.x相比变化不小，新手第一次想从零画一个完整的PCB封装，往往会在焊盘编辑器、单位设置、丝印层这些地方反复卡住。这篇文章就基于Cadence 17.4（SPB 17.4-2019之后的小版本都适用）给你走一遍完整流程，从新建封装文件开始，到焊盘怎么算尺寸、Padstack各层怎么填、丝印位号怎么放，最后再聊几个我实际用下来最容易踩的坑。不管你是学校刚出来做第一块板子，还是从其他EDA软件转过来想快速上手Allegro，这篇文章都适合你按步骤跟着做一遍。

1. 画封装之前，先想清楚三件事

1.1 封装文件里到底要装什么东西

很多新手一上来就急着开软件，结果画到一半发现缺这个少那个。实际上，一个完整的Allegro封装（Package Symbol）并不是只有几个焊盘而已，它需要包含的信息至少有这几块。

第一是焊盘（Pad）和引脚编号（Pin Number），这是封装的骨架。焊盘决定了器件在PCB上怎么贴装、怎么焊接，引脚编号则负责和原理图符号里的引脚一一对应。

第二是丝印（Silkscreen）和装配层（Assembly）。丝印是PCB板子上印出来给人工看的那圈白线，它告诉你器件的位置和方向，一般画在Silkscreen_Top上；装配层是给贴片机或者装配工程师看的信息，画在Assembly_Top上，通常只画器件外形轮廓和位号。

第三是位号（RefDes）、器件高度（Package Height）和文档层信息。位号就是R1、C2、U3这些标识；高度字段用于3D碰撞检查和机械干涉检查；文档层（Doc层）则是写一些备注、版本信息的地方。

另外还有一个容易被忽略的：封装的原点（Origin）。Allegro里封装的原点就是器件在PCB上放置时的参考点，一般定在器件正中心或者1脚焊盘的中心。原点如果偏了，后面你在PCB上移动器件、做对齐、导坐标文件给贴片厂时都会跟着乱。

所以开画之前，你要先想清楚：我这个器件长什么样、引脚怎么排、尺寸是多少、方向怎么定义。数据手册里的Mechanical Dimensions页面就是你的第一信源，没有数据手册就开工，后面基本都会返工。

1.2 用向导、第三方工具还是纯手绘

Allegro提供三种画封装的路线，新手一定要先搞清楚它们各自的适用场景。

第一种是全手动方式，也就是直接新建Package Symbol，自己放焊盘、自己画丝印。这种方式最繁琐，但你能把每个细节都过一遍，理解最透彻，也最适合作为学习路径。我强烈建议新手至少完整手绘一个封装，再去谈效率。

第二种是Allegro自带的封装向导。在Cadence 17.4里，File → New → Package Symbol时，如果你选择的是Package Symbol (wizard)模式，就能用向导生成常见封装，比如SOIC、QFP、BGA、DIP等。这个向导的关键优势在于它会自动计算焊盘尺寸和间距，并且直接调用IPC标准推荐值，非常省事。需要注意，向导生成完以后，丝印层的内容经常需要手动再调一下，尤其是1脚标识和方向指示，向导默认画的可能不符合你公司的工艺要求。

第三种是第三方工具，比如LP Wizard、IPC-7351计算器（IPC Compliant Footprint Wizard在17.4中已经被整合到向导里了）。这些工具能直接输出Allegro的.psm和.pad文件，效率最高，但问题是：大部分工具的封装库更新速度未必跟得上新型器件，而且生成结果的质量高度依赖你输入的参数，有时候生成完了还得返工修改。

我个人给新手的建议是：学习期全手绘，熟练后用自带向导，遇到向导生成效果不好的特殊封装再手绘修正。这样既不浪费时间，也能保证你对每个焊盘和每根丝印线都有数。

2. 焊盘是封装的地基：尺寸计算与Padstack设计

2.1 焊盘尺寸到底应该取多少

很多人画封装时最纠结的就是焊盘尺寸。取大了怕连锡，取小了怕虚焊，取中间又不知道该信谁。其实焊盘尺寸计算是有成熟公式的，不需要靠感觉。

对于常规SMD器件（电阻、电容、小封装IC），焊盘宽度一般取引脚宽度加0.3mm到0.5mm，也就是每个方向各扩0.15mm到0.25mm；焊盘长度一般取引脚长度加0.3mm到0.5mm，如果是chip类元件，焊盘长度通常要比本体尺寸外延0.5mm左右，以保证焊料爬升的润湿面积。

对于翼形引脚（Gull-wing）封装，比如SOIC、QFP，焊盘宽度在引脚宽度基础上每个方向各增加0.1mm到0.15mm，焊盘长度则要覆盖引脚前端和后跟的焊接区，一般取数据手册里推荐值。这类器件数据手册都会直接给出Recommended Land Pattern，你直接拿那个值用就行，不要自己另搞一套。

对于BGA类封装，焊盘直径一般是球径的75%到85%，例如0.5mm球径的BGA，焊盘直径取0.4mm左右比较合适。BGA焊盘太大会导致相邻球之间连锡，太小又会降低焊接可靠性。

这里要特别说一下热词里提到的CT8224 Touch Pad这类器件。Touch Pad通常指芯片底部的暴露焊盘（Exposed Pad），也叫散热焊盘。这类焊盘尺寸一般直接取数据手册里Exposed Pad的尺寸值，不需要额外扩大太多，因为底部焊盘本身面积已经很大，如果继续扩大，容易和周围引脚焊盘之间产生桥连。散热焊盘在Allegro里通常用Shape类型来画（也就是一块完整铜皮而不是一个个圆形焊盘），这个后面第三部分会详细演示。

另外还有通孔焊盘，比如直插电阻、插件电容。钻孔直径取引脚直径加0.2mm到0.3mm，如果引脚直径是0.6mm，钻孔取0.8mm比较合适；焊盘外径一般是钻孔直径加0.5mm到0.6mm，也就是单边留0.25mm到0.3mm的焊环宽度。焊环太窄，过孔加工时钻孔偏位容易直接把焊盘破坏掉。

2.2 Padstack Editor里每一层到底填什么

Cadence的焊盘定义是通过Padstack Editor完成的，新手第一次打开这工具基本是懵的，满屏幕的Begin Layer、Default Internal、End Layer、SolderMask、PasteMask……完全不知道要填什么。

这里我用最直白的方式说清楚。Padstack Editor的核心逻辑是：一个焊盘，在不同层上可以是不同形状、不同大小。所以你要为每一层都定义焊盘形状。

对于SMD焊盘，你只需要关心这几层：

Begin Layer（顶层信号层）：这是焊盘真正落铜的位置，SMD焊盘在这里填尺寸，比如宽度1.2mm、高度0.8mm。

SolderMask_Top（顶层阻焊层）：这是PCB绿油开窗的区域。阻焊开窗一般要比Begin Layer大，单边大0.1mm到0.15mm（也就是整体宽高各加0.2到0.3mm）。如果开窗尺寸和焊盘一样大，加工误差一大，绿油就会盖住焊盘边缘，造成立碑或虚焊。

PasteMask_Top（顶层钢网层）：这是SMT钢网开孔的区域，用于印刷锡膏。钢网开孔通常与Begin Layer等大，或者略微缩小0.05mm到0.1mm，以防止锡膏印刷时连锡。开得比焊盘大太多就等着回流焊后到处是锡珠吧。

对于通孔焊盘，你需要关心的是：

Begin Layer、Default Internal、End Layer：这三层是通孔焊盘的三个截面，尺寸一般一致，都是钻孔直径加焊环宽度。如果是多层板，内层如果不需要和该网络连接，就把Thermal Relief和Anti Pad设好；需要连接时用Thermal Relief的Flash形状来降低热应力。

Drill（钻孔层）：填钻孔直径和钻孔公差。孔径必须是钻头规格表里的标准值，比如0.3、0.4、0.5、0.6、0.8、1.0mm等，不要用0.55这种非标值，否则加工厂要么帮你改孔径要么加钱。

还有一个很多人忽略的点：Flash符号。Thermal Relief（热焊盘）的Flash图形需要在Shape Library里预先定义好，因为内电层连接时并不是整铜相连，而是通过四个小辐条连接，这样焊接时热容小、好上锡。如果你不打算做多层板内电层连接，Thermal Relief可以填成和Regular Pad一样的大小，但为了保险，建议通孔焊盘的Thermal Relief和Anti Pad都还是按规则填上，因为后面你真的叠层做四层板时，就不用回头补了。

2.3 引脚编号的坑：为什么总是报映射错误

热词里有一条Error信息很典型：“对于具有管脚映射的元件无效——非数字管脚编号B8”。这个问题几乎每个用Cadence的人都会遇到一次。

在Allegro环境中，封装的引脚编号（Pin Number）只允许是数字。如果你在原理图符号里把引脚编号写成了“B8”“P1_3”这种带字母或下划线的形式，那么在做PCB封装映射时就会报错，因为Allegro没法把一个非数字字符串转换成焊盘坐标。

正确的做法是：原理图符号的Pin Number必须是纯数字。比如BGA封装的话，先按厂家管脚名称“B8”对应到序号“16”这种方式处理，或者统一用数字编号“1、2、3……”排列，然后在原理图符号的Pin Name里保留“B8”这样的原始名称。这样一来，原理图符号中看到的是B8这个逻辑名称，但底层的引脚编号是纯数字，Allegro就能正常识别了。

所以在你开始画封装之前，先回到Capture里看一眼你的原理图符号，确认所有Pin Number都是数字。这个检查只要花一分钟，能帮你省掉后面一连串导入报错的痛苦。

3. 动手实操：在Allegro PCB Designer里画一个完整的封装

3.1 新建封装文件与设置工作环境

在Cadence 17.4里打开Allegro PCB Designer，看到的是全新的启动界面，相比16.6那种老式窗口，现在默认会显示启动面板，让你直接选择工作类型。画封装时要选Package Symbol。

点File → New，在Drawing Type下拉框里选Package Symbol，File Name填你的封装名，比如“SOIC-8_L127_W16_N”这种带关键信息的命名方式。我这里建议用一个器件型号或者“封装系列+关键尺寸”的命名规则，方便后面检索。

新建完文件后，第一件事不是急着画焊盘，而是设置单位和格点。

点Setup → Design Parameter Editor，切到Design选项卡，在User Unit里把单位设置成Millimeter。Allegro偏好mil，但对于封装设计，尤其是机械尺寸要求较高的器件，毫米更直观，数据手册给出的也是毫米数值，换算mil容易看错小数点。格点设置推荐0.1mm，也就是100微米，这个精度画封装丝印和调整焊盘位置完全够用。

图纸大小（Drawing Size）用默认的A4或Letter都可以，封装符号本身很小，图纸大小不关键，但要确保图纸范围足够容纳器件外形加标注。

3.2 放置焊盘：从Padstack到Pin

在Allegro里，焊盘本身是先通过Padstack Editor生成一个.pad文件，然后在封装文件里通过Layout → Pins这个功能把焊盘调进来放置。

先打开Padstack Editor，新建一个SMD焊盘。以最常见的SOT23-3封装为例，引脚焊盘尺寸用0.6mm长、0.9mm宽，焊盘间距1.9mm（列距2.4mm）。在Padstack Editor里把Begin Layer的Regular Pad填成0.9x0.6，SolderMask_Top填成1.1x0.8，PasteMask_Top填成0.8x0.5，保存为SOT23-3_L09_W06.pad。

回到封装编辑器，点Layout → Pins，在Options面板里选择刚才创建好的Padstack，然后逐个放置三个引脚。放置时可以按X、Y坐标精确输入，比如第一个引脚放在原点位置（0,0），第二个引脚按列距偏移放到适当位置，第三个引脚放在另外一侧。

放置完焊盘后，马上打开Display → Color Visibility，把Pin这个图层打开查看效果。每个焊盘上会显示一个“1、2、3”的标记，这就是引脚编号。如果看不到编号，说明你Pin Number的层显示被关了，在Color Dialog里找到Pin Number层勾上。

对于Touch Pad这种散热焊盘，放置方式不一样。它是一个大的矩形Shape而不是圆形焊盘，所以在Padstack Editor里，你要新建一个Shape类型的SMD焊盘，在Begin Layer的Geometry类型里选Shape，然后填宽高。放置到封装里之后，这个焊盘会被识别成一个引脚，引脚编号通常设为数据手册里指定的编号，比如有些器件把散热焊盘编为0号或9号，这要和原理图符号一一对应上。

3.3 画丝印、放位号、定义高度

焊盘放完了，接下来是丝印。

丝印要在Silkscreen_Top层画。先用Add → Line，在Options面板里选择Silkscreen_Top，然后沿着封装的外形轮廓画一圈线。线宽推荐0.15mm到0.2mm，太粗了会显得笨重，太细了受工艺限制印不清晰。

画丝印的时候，要注意两个关键点。第一，丝印不能画到焊盘上，因为绿油开窗区域是焊盘，丝印印到上面会导致上锡不良。一般丝印与焊盘边缘的间距至少保持0.2mm。第二，1脚标识要有。常见的做法是在1脚旁边画一个圆点、一条斜线或者一个凹口标记，方便在PCB上快速识别方向。这个标识属于画蛇添足里最不能省的一笔。

丝印画完之后，添加位号。点Layout → Labels → RefDes，同样在Options里把Active Class and Subclass选成Silkscreen_Top，在装配层Assembly_Top也放一个位号（这是给装配用的，通常放在器件中心附近）。位号文本高度通常设为0.8mm到1.0mm，字宽默认0.15mm左右即可，后期在PCB上统一调整也行。

还有高度定义。点Setup → Areas → Package Height，在Options里设置高度值，比如2.0mm，然后在Drawing窗口里框选整个器件区域，这样封装的高度信息就写进符号了。别小看这一步，3D碰撞检查、结构干涉检查全靠它，我见过不少同事因为漏了高度，结构评审时被制造工程师追着打回。

最后加上文档层信息。切到Doc层，用Add → Text写上器件型号、版本号、制作日期、设计人，方便以后维护。这一步属于举手之劳，但对封装库的长期管理帮助巨大。

3.4 保存前的检查：What’s Wrong和原件检查

画完之后一定不要直接点保存走人，先用Allegro自带的设计规则检查工具过一遍。

在菜单栏上找Design → What’s Wrong，点开后会有个消息窗口，它会列出你当前封装的所有警告和错误。常见的有这几种：

引脚重叠（Pin to Pin Spacing）：两个焊盘之间的间距小于设定的安全间距，新手用SMD封装时经常出现，尤其是数据中心焊盘大的芯片，要仔细检查。

丝印打在焊盘上（Silk to Pin Spacing）：丝印线距离焊盘太近甚至压到焊盘，这个在What’s Wrong里会提示，建议返修丝印线。

高度未定义：如果你忘了Setup → Areas → Package Height，这里就会报一个高度相关的警告。对于需要结构检查的板子，这一类警告要消掉。

符号缺失位号：找不到RefDes时也会报错，检查一下是否每个封装都有Silkscreen_Top和Assembly_Top的位号。

检查完以后，点File → Create Symbol，生成对应的.psm文件。Allegro其实在保存.dra文件的同时就会生成/更新.psm，但为了保险，我习惯手动执行一次Create Symbol，确保.psm文件是最终状态。

4. 把封装送进PCB：路径配置与原理图联动

4.1 库路径配置不正确，元件永远放不进来

封装画好了，.dra和.psm文件躺在你的项目目录里，但你在PCB编辑器里点Place → Manually，却怎么也找不到这个封装。90%的情况都是因为库路径没配。

在Allegro里，焊盘文件（.pad）、封装符号文件（.psm）、原理图符号库（.olb）是分开管理的。你必须在Setup → User Preferences → Paths → Library里把封装文件所在路径填进psm路径，把焊盘文件路径填进pad路径。

具体操作是：Setup → User Preference，在弹出的界面里搜索“psm”或者直接展开Paths → Library，在psm目录项后面点击右侧的省略号按钮，把你的封装文件夹路径添加进去。pad目录同理。

配好之后，重启一下PCB Editor，再回来点Place → Manually，你的封装应该就会出现在元件列表里了。如果仍然找不到，检查一下你的封装文件是否真的生成到了那个路径，有时候Create Symbol没有成功执行，.psm文件没生成，路径配了也没用。

4.2 原理图到PCB的映射关系怎么对

现在画完封装，也配好了路径，接下来就是把原理图里的器件映射到这个封装。

在OrCAD Capture里，你选中一个元件，编辑它的Properties，会看到一个名为Footprint的字段，这个字段填的就是你在Allegro里保存的封装名。

比如你画的封装叫“SOIC8_L127_W16_N”，那你在原理图里就要把该器件的Footprint属性填成“SOIC8_L127_W16_N”，一个字母都不能差。这个字段如果填错或者没填，导网表到Allegro的时候，元件就会因为找不到封装而报错，或者被丢进Unplaced Component列表里。

从Capture生成网表时，在Tools → Create Netlist对话框里选择Allegro格式，并把Create Allegro Netlist选项勾上，生成一个.net文件。然后在Allegro里用File → Import → Logic，选择Allegro格式，指向这个.net文件，稍等片刻，原理图和PCB的映射关系就建立好了。

这里有个细节：你必须在导入Logic之后，再把这些器件放到板子上。如果一次性导入了整个原理图的器件，Allegro会按位号把可放置器件列进Placement列表里，放置时你才能通过Place → Manually逐个放置，或者用Quickplace全部丢到板子边上的器件区域，再手工整理位置。

4.3 映射报错案例分析：非数字引脚编号到底怎么修

前面提过“非数字管脚编号B8”这个报错，这里我说一下具体的修复流程，因为太典型了，几乎每周都有人问。

第一步，先看报错信息里说的器件是谁。通常报错会给出元件位号，比如U7。回到OrCAD Capture里找到U7。

第二步，打开U7的引脚属性。选中器件，右键Edit Part，进入元件符号编辑器，然后双击引脚，看它的Number属性。如果这个引脚号是“B8”“P1_3”之类的，就需要改。

第三步，把所有引脚Number改成纯数字。你可以在符号编辑器里用Tools → Annotate重新排序，或者手动把每个引脚改为1、2、3……的顺序。改完之后，重新生成网表，再导入PCB，报错通常就消失了。

要区分的是，引脚Name保留“B8”没有问题，Name是可以带字母的；但Number必须是数字，因为Allegro的封装焊盘编号体系是纯数字坐标映射，它需要靠数字编号把原理图引脚和物理焊盘一一对应起来。理解了这一点，你就能明白为什么报错信息里强调“非数字管脚编号”——不是Cadence不想支持字母编号，而是它的物理焊盘索引机制只认数字。

5. 常见报错与避坑速查表

把这段时间从后台和学员那里收集到的高频问题整理成表格，遇到对应报错就可以直接查。

这个表格里的问题，每一个都是我实际见过、或者自己踩过之后总结出来的。尤其是前三条，基本覆盖了新手从画完封装到导入PCB之间80%的卡点。

6. 提高画封装效率的几个操作习惯

6.1 自定义快捷键与env文件

Allegro的原生快捷键布局对新手来说不算友好，很多常用命令藏在菜单里，点起来很费时间。17.4支持通过env文件自定义快捷键，这个文件通常在你的用户目录\pcbenv\env路径下。

你可以在env文件末尾添加类似的映射：

alias P Place alias R Copy alias M Move alias S Symbol alias T Text alias V Add Connect

设置完成后重启Allegro，这些命令就能一键触发了。

另外，17.4的操作界面相比16.6改变很大，原来很多熟悉的右键菜单和快捷方式，现在可能被隐藏在功能区里。如果你还是更习惯传统界面，可以在View → Workspace里切换成Classic布局，保留老的菜单栏和工具栏。刚转17.4的同事建议先用Classic模式过渡，避免把时间浪费在找菜单上。

6.2 用封装向导批量生成，再手工微调

前面说过，Cadence自带封装向导和IPC Compliant Footprint Wizard。实际使用中，我是这样组合的：遇到新器件，先看数据手册推荐焊盘布局；如果是常规封装，直接跑向导生成，然后在向导结果上手工修正丝印和位号；如果是特殊封装（比如散热焊盘形状奇怪、焊盘不规则、引脚密度特别高的），就全手绘。

用向导生成时注意一个默认坑：向导生成的Silkscreen层信息常带有内部边框或者不必要的字符，转出后发现板子上丝印乱糟糟，需要手动删除多余线段。另外，用IPC向导时，焊盘尺寸默认带有“Courtyard”（占地层）信息，这一层不会直接印在PCB上，但如果你的元件间距很小，可以把Courtyard当做器件占地面积的参考，用来做布局干涉检查时很好用。

6.3 维护自己的封装库，比攒一堆库更靠谱

网上有很多免费的Allegro封装库，下载下来能省不少时间。但说实话，免费库的质量参差不齐，引脚编号、焊盘尺寸、丝印方向经常出错，用之前必须逐个验证。

我建议的做法是：结合自己公司常用的器件型号，逐步建一个私有封装库，命名规则统一，比如“封装系列_引脚间距_焊盘尺寸_备注”的格式，然后按年份分目录保存。每次做新板子遇到新器件，就顺手补一个封装进去，半年下来你就有个小而精的常用库，比任何网上下的“通用库”都好用。

建库时顺手记录一份Excel对照表，内容包括：封装文件名、对应器件型号、引脚数、焊盘尺寸、间距、是否含散热焊盘、数据手册版本、创建日期。这个表在后续做衍生封装或者排查映射问题时，价值很大。

7. 最后分享一个我自己的小习惯

关于封装设计，温度保险丝、继电器这类引脚比较粗的器件，很多人画封装时焊盘外径直接按数据手册拿，结果到了PCB打样回来发现孔璧镀铜后穿不进去。我的习惯是插件器件钻孔尺寸在数据手册基础上再留0.1mm余量，尤其是厂家资料里只给引脚直径没有给推荐钻孔的时候，宁可孔径大一点点，也别让产线工人拿着锉刀帮你扩孔。

另外，从16.6切到17.4之后，最让我不适应的其实是Padstack Editor的界面变化，新版把每个层的设置做成了列表加表格的形式，初次打开有点懵，但静下心用两个焊盘就顺手了。如果你正卡在这一步，不要急着卸载重装（Cadence安装麻烦这个事大家都懂），多花十分钟把Padstack每层过一遍，后面画封装会顺很多。

画封装这件事，本质上就是细心加耐心。只要把焊盘尺寸、引脚编号、丝印方向这三关守住，你的封装基本就不会出大问题。希望这篇教程能帮你省掉一些我当年踩坑浪费的时间。