全桥LLC欠谐振到准谐振模态演进与ZVS设计要点

全桥LLC谐振变换器这两年几乎成了中大功率电源的“默认答案”——服务器电源、通信电源、车载充电机、光伏储能DC-DC，翻开原理图十有八九都是它。但很多刚接触这个拓扑的朋友，最大的困惑不是“怎么搭”，而是“为什么要在不同频率下工作”“欠谐振和准谐振到底差在哪”。这篇文章就把全桥LLC从欠谐振到准谐振的模态演进完整拆一遍：每个半周期里电流是怎么走的、励磁电感什么时候参与谐振、开关频率变化对ZVS和次级二极管有什么影响，最后落到工程上参数到底该怎么选、调试时踩过的坑有哪些。

看完你至少能回答这几个问题：为什么满载要设计在略低于谐振频率的位置？为什么频率接近谐振点时关断电流变小、ZVS反而更危险？设计Lm的时候，到底是哪些条件在卡你的上限？不废话，直接进入正题。

1. 全桥LLC的拓扑与核心参数

1.1 拓扑构成：每个元件都不是吃闲饭的

全桥LLC一次侧是四个MOSFET构成的H桥，两个桥臂中点接谐振腔。谐振腔由三个元件组成：谐振电感Lr、谐振电容Cr、变压器励磁电感Lm。变压器二次侧根据功率等级和输出电压，可以接全桥整流，也可以接中心抽头加同步整流。大电流低压输出的场景（48V、12V）基本清一色中心抽头+SR；高压输出的场景（比如电池充电的200V~500V）则常用全桥整流。

很多人第一次看到这个拓扑会问：Lr是独立的电感还是变压器的漏感？答案是两者都可以，实际设计中通常是用变压器的漏感做一部分Lr，再外串一个电感补足差值。全集成的好处是省元件、减少连接走线寄生，难点在于漏感不好精确控制，批产一致性差。外串电感则调试方便、电感量稳定，但会多一个磁性元件，损耗也多一份。个人经验是功率超过3kW以后，外串电感+低漏感变压器的方案更好控，因为你还要考虑变压器绕组间的寄生电容对高频EMI的影响，全集成会让这个变量很难单独调整。

二次侧的同步整流是全桥LLC效率的重要来源，但它的驱动时序高度依赖于变流器工作在谐振频率的哪一侧。在欠谐振区，次级电流有自然过零的区间，SR可以在零电流点自然关闭，几乎没有反向恢复损耗；在过谐振区，次级电流没有自然过零，SR体二极管会经历反向恢复，轻则效率下降，重则出现振铃尖峰。这就引出了整篇文章的核心：理解模态演进，本质上就是在理解“次级什么时候过零、初级关断电流多大、死区时间够不够ZVS充电”这三个问题的联动关系。

1.2 两个谐振频率：Fr1和Fr2到底谁决定什么

LLC谐振腔存在两个典型的谐振频率。第一个是Lr和Cr的串联谐振频率：

Fr1 = 1 / (2π√(Lr·Cr))

这是谐振腔的主谐振频率，也是设计时“名义开关频率”常选的位置。在这个频率下，Lr和Cr的阻抗相互抵消，谐振腔呈纯阻性，增益恰好为1。

第二个是Lr+Lm与Cr共同谐振的频率：

Fr2 = 1 / (2π√((Lr+Lm)·Cr))

这个频率比Fr1低得多，因为Lm通常比Lr大好几倍。Fr2的出现是因为在次级电流过零之后，变压器次级不再传递能量，励磁电感Lm不再被次级电压钳位，从而“释放”出来与Lr、Cr一起谐振。

这两个频率之间的区域，就是全桥LLC最常工作的“欠谐振区域”。设计上必须保证最低开关频率高于Fr2，否则变换器会进入容性区域，失去ZVS，波形乱七八糟。

1.3 归一化参数：k、Q、fn，LLC设计的三个旋钮

LLC设计之所以能体系化，全靠归一化之后只剩三个量：

k = Lm / Lr，励磁电感与谐振电感之比。k越大，Lm越大，励磁电流越小，循环损耗越小，但ZVS越难，增益峰值越低。k越小，Lm越小，励磁电流越大，ZVS容易，但环流损耗上升。工程常见范围是3~8。

Q = √(Lr/Cr) / Rac，谐振腔特征阻抗与等效交流负载电阻之比。Q越大，说明负载越重、谐振腔特性阻抗越大；Q越小，增益曲线越高耸。最大负载对应最大Q，设计时必须保证在最大Q下仍有足够的峰值增益。

fn = fs / Fr1，归一化开关频率。整条增益曲线、模态区间的划分，都是围绕fn展开的。

这三个参数定了，LLC的静态特性基本就定了。后面选择Lr、Cr、Lm的具体数值，不过是从这三个无量纲参数反推而已。

2. 工作区间怎么分：欠谐振、准谐振、过谐振

2.1 频率分区一图看懂

按开关频率与Fr1的相对关系，LLC的工作区间可以粗分成三段：

为什么满载要设计在低于Fr1的位置，而不是正好在Fr1？因为满载时次级电流大，初级关断电流也大，稍微落入欠谐振区让次级留出一点DCM余量，可以彻底规避SR反向恢复的问题。同时欠谐振区增益大于1，可以覆盖输入电压跌落时的升压需求。这是全桥LLC设计的一个基本布局思路。

2.2 欠谐振区：ZVS和零电流关断为什么兼得

欠谐振区（Fr2 < fs < Fr1）是LLC最舒服的工作区间，原因有两条。

第一，初级侧关断电流足够大。每个半周期结束时，励磁电流已经积累到一定幅度，这个电流在死区时间内给桥臂中点电容充放电，天然满足ZVS条件。关断电流越大，ZVS越稳，过大的关断电流又意味着关断损耗和环流损耗上升，所以这里需要权衡，而不是一味求大。

第二，次级侧二极管是零电流关断。因为每个半周期里有一部分时间次级电流为零，整流管自然关断，没有反向恢复电流尖峰。对同步整流电路来说，这意味着SR可以在电流过零后关断，不需要“卡着点”去抢时序，驱动设计简单很多。

简言之，欠谐振区用一点循环能量换来了全套软开关，这正是LLC能跑出高效率的底层逻辑。

2.3 准谐振点：增益为1，效率最漂亮的“甜点”

当fs完全等于Fr1时，每个半周期的长度恰好等于Lr-Cr谐振电流从零开始再到零的时长，励磁电感参与谐振的阶段被压缩为零。此时谐振腔呈纯阻性，增益恒为1，与负载无关（FHA近似下）。这是一个数学上很漂亮、工程上很舒服的点：

• 初级开关管关断电流降到刚好够ZVS的临界值，关断损耗最小；
• 次级电流临界连续，整流管接近零电流关断但不至于出现长时间DCM的空档期；
• 环流最少，导通损耗最省；
• 输出特性接近理想变压器，负载调整率极好。

所以设计时，标称输入电压、额定负载点，通常就落在Fr1附近。轻载时开关频率会向上抬升进入过谐振区，重载或低压输入时向下落进欠谐振区。

需要说明的是，所谓“准谐振”并不真的指某个独立工作区，它是欠谐振向过谐振过渡的那个临界状态。但由于工程上大量时间让变换器在这个点附近运行，把它单独拎出来讨论是很有价值的。

2.4 过谐振区：能跑，但有代价

当开关频率超过Fr1，变换器进入过谐振区。在这个区间，每个半周期提前结束，次级电流还没自然过零就被关断，同步整流体二极管会产生反向恢复损耗，频率越高，反向恢复带来的损耗越重。

初级关断电流也随频率升高而下降。到了轻载，关断电流可能只剩几安培，此时死区时间内不足以给Coss完全充放电，ZVS直接失效，初级开关管变成硬开关。这是为什么很多LLC在轻载下效率掉得厉害、甚至有轻微噪声的原因之一。

那为什么还要用这个区间？因为LLC在欠谐振区增益大于1，输入电压升高时输出电压会失控，必须把频率抬高来压低增益。所以过谐振区主要用于高输入电压、轻载的调整场景，属于“不得不去但尽量少待”的地方。

3. 模态演进详解：从欠谐振一路走到准谐振

3.1 半周期拆解：功率传递模态与励磁模态

要理解模态演进，最直观的方法是把一个半周期拆成两个子模态来看。假设Q1和Q4导通，变压器初级电压上正下负。

子模态A：功率传递模态。谐振电流ir大于励磁电流im，两者之差通过变压器反射到次级，向负载传递能量。此时变压器初级电压被次级侧钳位，励磁电感Lm两端电压被钉住，不参与谐振。Lr和Cr处于串联谐振状态，ir按正弦规律变化，im线性上升。

子模态B：Lm自由谐振模态。当ir与im相交时，变压器初级电流变为零，次级二极管自然关断，Lm失去钳位，从“参与者”变成“谐振件”。此时Lr、Lm、Cr三者串联谐振，但因为Lm + Lr比Lr大得多，谐振频率低到接近Fr2，在半个周期这么短的时间内，ir和im几乎是平直的，基本可以看作恒流。

每个半周期先经过一段A模态，再走一段B模态，然后进入死区，切换桥臂。这就是欠谐振区最经典的工作过程。

3.2 开关频率升高时，两个子模态如何演变

现在把开关频率从低于Fr1往Fr1方向推，看看发生了什么。

开关周期变短，每半周期可用的时间变少。但A模态的持续时间由谐振腔自身参数决定，并不会因为频率提上来就自动缩短；它大致等于谐振电流和励磁电流自然相交所需的时间。于是，B模态被压缩，占比越来越小。

这个过程反映到波形上，最明显的特征是：次级电流DCM的空档变短，励磁电流的“平台期”变窄，谐振电流在开关关断时刻的值在缓慢下降，因为励磁电感没有足够的时间把电流拉上去。

当频率推到Fr1时，B模态恰好消失，A模态占满整个半周期。次级电流临界连续，ir和im在关断瞬间刚好相交——这就是准谐振。再往上走，半周期比A模态还短，次级电流没有归零就被中断，进入过谐振区。

3.3 关断电流怎么变：ZVS窗口的前世今生

看到这里，你应该已经抓住一条主线：频率从低往高走，关断电流一路变小。

在深欠谐振区，关断电流包含两部分：励磁电流的峰值加谐振电流的残余分量，数值可观，ZVS条件非常充裕。甚至可以说，很多时候关断电流大得浪费了，白白增加关断和环流损耗。

往准谐振推进，关断电流逐渐下降。到Fr1时，关断电流近似等于励磁电流峰值im_peak。这个电流是ZVS的“下限”——它必须足够大，才能在死区时间内把桥臂中点电容从高侧换到低侧。

设计Lm的大小时，真正卡你的不是效率，而是这个im_peak够不够给Coss充电。im_peak的近似表达式是：

im_peak ≈ (n·Vout) / (4·Lm·Fr1)

n是变压器匝比，Vout是输出电压。Lm越大，im_peak越小，ZVS越危险。所以Lm的上限由“最低工况下还能维持ZVS”来约束，而不是由效率优化来定。这个认知对新手来说极为重要，很多人把Lm盲目调大想降损耗，结果带载直接丢ZVS，波形一塌糊涂。

3.4 死区时间与ZVS的配合

死区时间不是随便填的。死区太短，Coss还没充放电完成，桥臂就导通了，直通风险叠加硬开关；死区太长，体二极管导通时间变长，反向恢复损耗增加，满载效率反而下降。

ZVS的充放电条件可以写成一个简单的不等式：

I_off · Tdead ≥ 2 · Coss_eq · Vin

I_off是关断瞬时的漏极电流，Coss_eq是桥臂等效输出电容（对全桥，半桥节点上串联两管的Coss折算后大约等效为一个开关管的Coss实际值，细节视每种配置而定），Vin是母线电压。这个式子从左到右意味着：关断电流越小、死区越短、母线电压越高，ZVS越难。

因此，在标称工况接近准谐振点时，关断电流已经压到im_peak，死区时间需要仔细按这个电流和Coss来计算。实际调试中，我习惯先在满载、最低输入电压下确定死区，再用热像仪看轻载时有没有异常发热，如果轻载丢ZVS导致桥臂热，就微调死区或者查是不是频率跑到过谐振区太远。

3.5 模态演进总结

从欠谐振到准谐振的演进，可以用一张表把核心变化捋清楚：

理解这条演进路径，对调试有直接价值：你看到次级电流DCM空档很长，说明工作点深在欠谐振区，关断电流大是正常的；你看到次级电流临界连续、初级关断波形“紧巴巴”，说明接近准谐振，去核对ZVS是否完整才是重点。

4. 设计考量：从指标到Lr、Cr、Lm的完整路径

4.1 先定输入输出边界

任何谐振变换器设计的第一步，不是套公式，而是把边界条件列清楚。以一台典型全桥LLC为例：

• 输入母线电压：正常400V DC（前端PFC输出），最低350V，最高420V
• 输出电压：48V DC（固定输出，后端有DC-DC或直接给电池）
• 额定功率：2400W（50A）
• 目标满载效率：≥96%

这些边界决定了两个关键参数：匝比n和所需增益范围。匝比按标称母线电压下增益为1来选：

n = Vin_nom / Vout = 400 / 48 ≈ 8.33

取整为8~9之间，实际绕制时取8.5，然后验证增益范围：

M_max = n·Vout / Vin_min = 8.5×48 / 350 ≈ 1.17

M_min = n·Vout / Vin_max = 8.5×48 / 420 ≈ 0.97

也就是说，增益曲线必须覆盖0.97~1.17这个范围，满载最低压时要求增益到1.17。如果取整后实际增益有偏差，通过微调工作频率来补。

4.2 k和Q：先在“纸面”圈定参数空间

选择k，本质是在效率与增益能力之间做交易。k越大，Lm越大、励磁电流小、环流损耗低，满载效率好看；但最大增益能力变差，ZVS条件变苛刻。k越小则反之。

选择Q时，真正的约束条件是最大负载下的峰值增益要足够。这里需要画增益曲线或者用简化计算来验证。以k=5举例，在Q_max下，最大增益点大约出现在fn≈0.75~0.8之间，峰值增益必须大于1.17。如果算出来不够，要么降k，要么降Q（但这又意味着加大Lr和Cr的特征阻抗）。

工程上，满载对应的Q通常在0.3~0.5之间。Q取0.3附近时，增益曲线峰值较高、曲线相对陡，但谐振腔电流较大；Q取0.5附近时，轻载损耗好看一些，但最大增益裕量变小。做2400W、400V母线到48V这种电压增益需求不大的场合，Q取0.35左右是比较稳妥的起点。

4.3 反推Lr、Cr、Lm的具体数值

定下k=5、Q=0.35、Fr1=100kHz、匝比n=8.5，开始反推。

先算等效交流负载电阻Rac：

Rac = (8 / π²) · n² · (Vout / Iout)

把n=8.5、Vout=48V、Iout=50A带进去：

Rac ≈ 0.81 × 72.25 × 0.96 ≈ 56.3Ω

特征阻抗Zr = Q·Rac = 0.35×56.3 ≈ 19.7Ω。

于是：

Lr = Zr / (2π·Fr1) = 19.7 / (6.283×1e5) ≈ 31.4μH

Cr = 1 / (2π·Fr1·Zr) = 1 / (6.283×1e5×19.7) ≈ 80.6nF

Lm = k·Lr = 5×31.4 ≈ 157μH

这几个数值是设计起点。实际绕磁件时，Lr可以用变压器的漏感实现一部分，比如漏感12μH，再外串一个19μH左右的电感。Cr需要耐压足够，一般用多个薄膜电容并联，靠CBB或MMKP系列把有效电流能力堆起来。

4.4 磁性元件设计：变压器与谐振电感怎么绕

变压器磁芯在3kW以下常用PQ50/50或EE55。48V/50A输出，次级电流很大，次级绕组用铜箔或利兹线（多股细线并绕），初级用多股利兹线降低趋肤效应损耗。匝数按输出电压和匝比来算：初级匝数Np=17T左右，次级Ns=2T（中心抽头两个2T），再用气息调整Lm。

调整Lm有一个细节很多人会踩坑：变压器开气隙后，漏感也会变，实际Lm和漏感是耦合在一起的。所以调气隙时要反复测Lm和漏感，直到两个值都落在目标范围内。如果漏感偏大，可以把初级绕组和次级绕组耦合得更紧，或者分居式绕法。

外串谐振电感一般用PQ35或EE42磁芯，开气隙后电感量做到Lr与漏感之差。这里要注意谐振电感不仅要过额定电流，还要承受谐振电流的纹波，磁芯损耗不能忽略。高频下建议用Litz线，450股0.1mm之类的规格，把AC损耗压下来。

4.5 频率范围与死区时间校核

满载最低输入电压对应最低开关频率。这个频率必须高于Fr2，通常留5%~10%的裕量：

Fr2 = Fr1 / √(k+1) = 100k / √6 ≈ 40.8kHz

最低工作频率不能低于45kHz左右，否则会靠近容性边界。实际满载最低压时，若增益需求是1.17，查增益曲线会发现fn大约在0.7~0.8，对应70~80kHz，没问题。

死区时间校核用前面那个不等式。以单管Coss=1.2nF（比如Infineon的IPW60R041）、母线400V、关断电流im_peak按Lm=157μH、匝比8.5、Fr1=100kHz来算：

im_peak ≈ (8.5×48) / (4×157μH×100kHz) ≈ 6.5A

需要的Tdead ≥ 2×1.2nF×400V / 6.5A ≈ 148ns

实际取300~400ns都给得起，但别取太长，否则体二极管导通时间增加，影响满载效率。

5. 调试实录：波形里的模态密码与问题排查

5.1 轻载啸叫和抖动：工作点乱跳

轻载时频率会自动抬高进入过谐振区，增益变低，但如果环路补偿参数不合适，频率会在轻载时来回横跳，产生可闻噪声。这是LLC轻载常见的顽疾。

排查思路是先看波形：抓初级谐振电流和vgs，如果发现f（开关频率）在几十微秒内来回大范围摆动，说明轻载时工作点在增益曲线拐弯处徘徊，环路增益过高导致抖动。对策是把环路带宽压低，或者增加最小频率钳位，让频率不要冲到过高区域。还不行的话，检查是不是容性边界被摸到了——用示波器看vds的上升沿有没有“搓板”状的振铃，那通常是进入容性区域的铁证。

5.2 满载掉电压：增益不够，还是Q选大了

带满载输出电压往下掉，多半是增益曲线不够高。用增益公式直接算：在最低输入电压、最大负载下，峰值增益是否大于M_max。如果差一点，优先降k（减小Lm）或者降Q（减小Cr/Lr的比例关系）。但改Q会牵连Lr、Cr的具体值，建议用仿真或Mathcad先把曲线画出来再动。

另一个容易被忽略的原因是输入电压实际偏低，比如PFC输出电压在低压大电流时跌到340V，而你按350V设计，增益自然差一截。调试时先确认母线电压实测值，再谈调参数。

5.3 ZVS不完整：死区时间背锅还是关断电流背锅

ZVS不完整的波形特征是vds在开通瞬间没有先降到零再上升，而是先有一个平台或尖峰，然后开通。很多人第一反应调死区，但死区只是表面因素，根因往往是关断电流不够。

在准谐振点附近，关断电流就是im_peak，这个电流与Lm成反比。如果Lm设计得偏大，或者实际绕出来的Lm比计算值高出百分之二三十，ZVS就会在满载临界工况丢失。调试时量一下实际Lm——变压器开气隙误差有时候比你想的大，我遇到过标称150μH实测180μH的情况，ZVS直接没了。

解决办法分几步：先确认死区时间是否够，不够则加大；够的话再看关断电流波形，如果明显小于设计值，检查Lm实际值；最后实在不行，只能减小Lm或增大死区。低输入、满载是最严苛工况，所有ZVS验证都在这个点做。

5.4 损耗分布：热像仪告诉你问题在哪

调试时我喜欢先用热像仪扫一遍整机。LLC效率高，但损耗分布非常能说明问题：

• 一次侧MOSFET温度明显偏高，大概率是ZVS没做好或者死区过长。
• 谐振电感过热，看磁芯还是绕组热：磁芯热说明磁通摆幅太大、磁芯损耗超标，要加大磁芯或降低频率；绕组热说明AC铜损太大，利兹线股数不够或者绕法有问题。
• 变压器次级侧热，多半是同步整流时序不对，体二极管导通时间过长。

拿一个真实案例说，2400W满载测下来一次侧MOSFET温升比预期高15℃，抓vds波形发现死区400ns时关断后桥臂电压上升缓慢、开通时还有残压，把死区改成350ns后温升降了8℃。这就是典型的死区过长导致体二极管续流时间太长。

5.5 频率范围调整的经验值

调试过程中，你可能会发现频率回差和最低频率设定需要反复修正。给一个经验区间，方便新手参考：

• 满载最低压的最低频率，建议取Fr2的1.2~1.5倍；
• 标称满载频率落在Fr1附近，略微偏低5%~10%即可；
• 轻载最高频率控制在1.3~1.5倍的Fr1，再高不但效率差，还容易触发环路抖动；
• 频率回差（滞环）设5%~10%，能有效抑制轻载抖动。

这几个值不是理论定死的，但对大多数设计是个靠谱的起点，实测后再微调。

结尾：一点实操后的体会

做LLC这几年，我最大的体会是：这拓扑的每一处设计取舍，背后都能对应到模态图上的某个位置。你调Lm，实际上是在挪动ZVS的下限；你调死区，实际上是在决定关断电流和Coss充放电之间的匹配；你看次级电流的DCM空档，就知道现在工作点离准谐振有多远。

调试时不要一上来就动参数，先抓波形辨模态——认清当前工作点在欠谐振还是过谐振区，问题往往就解决了一半。全桥LLC的“准谐振”不是玄学，它是FHA分析、死区设计、Lm选择共同锁定的那个平衡点。把这个点吃透了，再回头去看任何一台标着“LLC”的电源，你都能快速判断它的设计思路和潜在弱点。这也是我希望这篇文章带给你的最核心的收获。