用嘉立创EDA设计STM32最小系统扩展板：从原理图到打样全流程

嘉立创EDA这几年在国内创客圈和高校实验室里确实火，原因也很直白：上手快、元件库全、打样无缝衔接，画完原理图直接下单PCB，甚至还能顺便把元器件一起买齐。对于零基础想从Arduino过渡到STM32的朋友来说，与其买一块现成的开发板，不如自己亲手画一块最小系统扩展板，成本低、电路结构看得明明白白，后面做项目改板子也有底气。

我写的这块板子定位很清楚：STM32F103C8T6最小系统加扩展接口，把CPU跑起来必要的电路画全，再引出一排排IO口，顺便放一个LED和按键用于点灯测试。整块板子按两层板设计，成本控制在几十块钱以内，焊接难度也低。本文就把从原理图到PCB再到打样的完整过程拆开讲，新手可以直接照着画。

1. 项目全景：这块扩展板到底要做什么

1.1 从“最小系统”说起，核心需求拆解

很多人第一次接触STM32时，会直接买一块十几块钱的“蓝丸”或者“核心板”，插上USB就能用。这种做法确实省事，但它把最小系统电路完全封装在了板子内部，MCU怎么供电、晶振怎么连接、复位电路长什么样，统统看不到。等到自己想做一块定制板的时候，就容易抓瞎。

最小系统的定义其实很朴素：能让MCU正常工作起来的最少外部电路。对STM32F103C8T6来说，这个“最小”包含四块内容：

• 电源：3.3V供电，并且要在VDD引脚附近放置去耦电容。
• 时钟：外部8MHz晶振加两个负载电容，或者直接用内部RC振荡器。
• 复位：NRST引脚接一个10kΩ上拉电阻到3.3V，再接一个100nF电容到地。
• 下载调试：SWD接口，只用SWDIO、SWCLK、GND三个引脚就能烧录程序。

STM32F103C8T6是一款Cortex-M3内核的芯片，Flash 64KB，SRAM 20KB，主频最高72MHz，封装是LQFP48，引脚不多，非常适合手工焊接。把最小系统画对、跑通之后，MCU部分就再也不会是玄学了。

1.2 扩展板的功能定位与设计目标

“最小系统扩展板”这个名字里，“扩展”两个字才是点睛之笔。最小系统只能让芯片跑起来，但要做项目还得接传感器、舵机、显示屏，所以IO口必须引出来，而且要有规矩地引出来。

在设计这块板子时，我给自己定了几个目标：

• 板子尺寸控制在5cm x 5cm以内，这样打样价格最便宜。
• 引出全部IO口，做两排2.54mm间距的排针，方便插面包板和杜邦线。
• 板载一个电源指示灯和一个用户LED，一个复位按键和一个用户按键。
• 预留一个串口下载接口和一个SWD调试接口，怎么烧录都方便。
• 供电方式要灵活，既可以用USB转TTL模块供电，也可以用AMS1117直接从5V降压。

这些目标一旦定下来，后面的原理图设计就有章法了，不会东一榔头西一棒子。

1.3 核心器件选型思路，为什么是这些型号

器件选型是很多新手容易忽略的一步，但其实它决定了板子的成本、焊接难度和稳定性。我的选型原则很简单：能用常见的、贴片的、手册资料多的器件，就绝不选冷门型号。

• 主控芯片：STM32F103C8T6，LQFP48封装，淘宝几块钱一片，资料遍地都是，选它没有风险。
• 稳压芯片：AMS1117-3.3，SOT-223封装，输入5V输出3.3V，最大输出电流1A，给MCU供电绰绰有余。SOT-223封装焊起来也不难，适合新手。
• 晶振：8MHz无源晶振，负载电容选两个20pF。这里多说一句，负载电容不是随便选的值，它要和晶振的负载电容参数匹配，20pF对常见的8MHz晶振来说是一个稳妥的中间值。
• 复位电路：10kΩ电阻加100nF电容，这是STM32参考手册里推荐的标准电路。
• 去耦电容：100nF的0603贴片电容，每个VDD引脚旁边放一个，VDDA引脚还要额外加一个1μF和一个10nF的组合。

元件参数不需要记太多，看懂数据手册里推荐的典型电路，照着抄就行。设计师有时候做的不就是这件事。

2. 环境准备与工程搭建

2.1 嘉立创EDA的版本选择与安装

嘉立创EDA现在有标准版和专业版两个大版本，标准版是网页端+客户端共存，专业版基于更现代的架构，功能和效率都有提升。我这边推荐直接上新版的专业版客户端，理由有三个：一是界面布局更接近主流的商业化EDA工具，以后想转Altium Designer或者Kicad，学习成本低；二是布线功能、铺铜优化、DRC检查都比标准版强不少；三是专业版对六层板以内的高速信号场景也能应付，将来画更复杂的板子不用换工具。

安装过程没什么好说的，去官网下载对应系统的安装包，一路下一步就行。安装完之后会要求注册账号，注册一个，因为后面保存工程、同步元件库、在线预览Gerber都要用到账号体系。外网访问和国内服务器的问题都不用担心，这个工具的数据中心就在国内，速度很快。

2.2 创建工程与基础设置

打开专业版，点击“新建工程”，会跳出一个对话框让你填工程名。工程名建议用拼音或者英文，不要用中文，虽然软件支持中文工程名，但后面导出文件、下单打样时，中文可能在第三方系统里出现编码问题。我的习惯是命名成“stm32f103_min_system_v1.0”这样的格式，一眼看出是什么板子、什么版本。

工程创建好之后，会自动生成一张空白原理图和一个空白PCB文件。在开始画图之前，先做几项关键设置：

• 单位切换成毫米（mm），国产板厂的工艺参数都是以毫米为单位的。
• 网格大小设成0.5mm或1.27mm，原理图连线时对齐更舒服。
• 原理图图纸大小选A4，适合这个规模的板子，打印出来看也方便。

这些设置都在菜单栏的“设置”里，花两分钟调好，后面的效率能提升不少。

2.3 原理图符号与封装，两套体系必须同时理解

新手最容易被绕晕的一个概念就是：原理图符号和PCB封装是两回事。原理图里那个方方正正的芯片图形，只是为了让人看懂电路逻辑，不代表芯片在板子上的样子；而PCB封装定义了焊盘的位置、大小、间距，是真正决定能不能焊上去的东西。

嘉立创EDA的元件库把这两者结合得很好。在放置元件的时候，可以从立创商城直接搜索，选中元件后，它会自动带上对应的原理图符号和PCB封装。这是我强烈推荐新手用嘉立创EDA的一个重要原因：省去了自己画封装的步骤，也避免了“原理图画好了但封装对不上”的常见翻车事故。

选择元件时，优先选带有“LCSC”编号的，也就是立创商城有库存的元件。这样下单打样的时候可以一键同步BOM表，从同一个平台把电阻电容芯片全部买齐，省心。

3. 原理图绘制：一步步搭出最小系统

3.1 电源电路设计，稳压与去耦一次讲透

先画电源电路。板子的输入是一个USB接口的5V电源，也可以是排针上的5V引脚供电。5V进来之后经过AMS1117-3.3稳压到3.3V，给MCU和所有外围电路使用。

AMS1117的标准电路非常简单：输入端接一个10μF钽电容滤波，输出端接一个10μF钽电容和100nF瓷片电容并联，然后才能接到MCU的VDD引脚。为什么需要两种不同容值的电容？因为大容值电容负责稳住直流电压，小容值电容负责滤除高频噪声，两者是分工合作的关系，不是重复。

嘉立创EDA里放置AMS1117，搜索元件编号就能找到，很快。放置之后，在它的输入和输出端分别加上电容，再用网络标签（Net Label）把3V3和GND的网络标出来，电源电路就算完成一半。记住：网络标签的名字一定要一致，比如所有3.3V节点都叫“3V3”，别一会儿叫“3.3V”一会儿叫“VCC”，否则DRC检查时不会报错，但你自己看原理图会看晕。

MCU的电源引脚还需要单独处理。STM32F103C8T6有VBAT、VDDA、VDD三个供电引脚，它们都必须接3.3V。每个VDD引脚旁边放一个100nF去耦电容，直接连到最近的GND过孔，这是布板成败的关键之一。VDDA引脚接3.3V时，额外加一个1μF和10nF的组合，目的是给内部的模拟电路提供干净的电源。

3.2 时钟电路，8MHz晶振的负载电容怎么算

时钟电路关系到MCU能不能正常工作。STM32F103C8T6使用外部8MHz晶振，经过内部PLL倍频后得到72MHz主频。晶振电路只需两个元件：一个8MHz无源晶振和两个负载电容。

负载电容的取值有一个经验公式：CL = (C1 * C2) / (C1 + C2) + 杂散电容。当C1和C2都取20pF时，串联结果是10pF，再加上PCB走线和引脚引入的2到5pF杂散电容，总共约12到15pF，与晶振标称的负载电容大致匹配。这个匹配关系决定了晶振起振是否稳定、频率是否准确，取值差太远会导致晶振不振荡或者频率偏移。

画原理图时，晶振放在MCU的OSC_IN和OSC_OUT两个引脚之间，两个负载电容分别从晶振的两端连接到地。注意连线的网络名称：OSC_IN和OSC_OUT不要和别的网络混在一起，它们就是一对差分信号，走线要短要直，后面布PCB的时候还要单独照顾这对线。

有些设计会额外画一个32.768kHz的RTC晶振，用于低功耗模式的实时时钟。我这次没有画，因为C8T6芯片没有原生的RTC晶振引脚，外部32.768kHz需要额外用定时器或者外部RTC芯片才能实现，划不来。如果要做低功耗时钟应用，直接用内部LSI（约40kHz）凑合，或者后面再设计独立RTC模块。

3.3 复位电路与BOOT配置，千万别漏掉

复位电路是新手容易忽略但绝对不能忽略的部分。STM32的NRST引脚内部有上拉，但引脚外部还是需要接一个10kΩ电阻拉到3.3V，再接一个100nF电容到地。电阻提供上拉，保证正常情况下NRST是高电平；电容的作用是上电瞬间让NRST保持一段时间的低电平，等待电源稳定后再释放，起到上电复位的作用。

然后接一个按键，一头接NRST，另一头接地，按下时强制拉低复位。按键两端可以并联一个100nF电容做硬件消抖，但我这里没加，因为复位按键的需求就是干脆利落地复位，消抖反而会让复位响应变慢，没必要。

BOOT引脚配置同样重要，而且是新手烧录失败高发区。STM32F103的BOOT0和BOOT1引脚决定了芯片从哪个地址启动：BOOT0=0，BOOT1任意，从Flash启动，这是正常模式；BOOT0=1，BOOT1=0，从系统存储器启动，进入Bootloader，用于串口烧录；BOOT0=1，BOOT1=1，从SRAM启动，调试用。

实际使用中，我们绝大多数情况都是从Flash启动，所以BOOT0要接一个10kΩ下拉电阻到地，BOOT1也同样下拉到地。同时预留跳帽接口，用排针引出，万一需要串口烧录模式，直接用跳帽把BOOT0接到3.3V就行，不用飞线。

3.4 SWD下载调试接口，两线就能烧录

STM32支持两种下载方式：JTAG和SWD。JTAG占用引脚多（TCK、TMS、TDI、TDO、nRST等），而SWD只用两根线（SWDIO和SWCLK），同时支持调试和下载，效率差不多，所以我板上只画了SWD接口，非常省IO。

SWD接口的引脚定义：1脚3.3V、2脚SWDIO、3脚SWCLK、4脚GND。SWDIO和SWCLK引脚都要接10kΩ上拉电阻到3.3V，这是手册推荐的，目的是防止调试器连接时信号悬空导致不稳定。有一个细节值得注意：SWD的两个引脚在STM32F103上默认复用为PA13和PA14，一旦程序里把它们配置成普通GPIO，就会导致下载器连不上芯片，俗称烧死后锁死。解决办法是用ST-Link的“Connect under reset”模式，或者先把BOOT0拉高，让芯片不执行用户程序，再去擦除Flash。这些小坑后面问题排查部分会详细讲。

顺带在SWD接口旁边放一个串口接口（USART1，PA9和PA10），用排针引出，方便有些场景下用CH340模块直接下载程序或打印调试信息。串口电路本身只需要两根线：TX、RX，再共地，不需要额外的电平转换芯片。

3.5 扩展IO与板载外设，点灯测试一键搞定

最小系统的IO引出是这块扩展板的核心价值所在。STM32F103C8T6有PA、PB两组IO口，每组16个，再加上部分PC口和PD口，一共大概37个可用IO。画出原理图后，把每个IO口通过排针引出到板子边缘，按顺序排列，连成两排。排针用2.54mm间距，这是面包板和杜邦线的标准间距，方便直接插接。

板载一个电源指示灯（接3.3V串联1kΩ电阻）和一个用户LED（接PB1，串联1kΩ电阻到3.3V）。用户LED的作用是验证程序下载成功，写一个最简单的点灯程序跑起来，如果LED闪烁，说明芯片、晶振、电源、下载链路全部正常，最小系统就算正式跑通了。

板载一个用户按键，接地方式，按下时把引脚拉低。用PA0引脚读取按键状态，程序里配置成上拉输入，就能检测按键事件。板载按键的意义是方便做中断实验，不用每次测试都用杜邦线外接按键。

4. PCB布局与布线实操

4.1 板框规划与布局思路，先定骨架再填细节

原理图画完后点击“导入PCB”，嘉立创EDA会自动把元器件散落到新建的PCB画布上，同时还会有飞线连接各个引脚。这时不要急着布线，先做布局。布局的质量决定了布线的难度和板子的电气性能。

我首先把板框画成50mm x 50mm的正方形。在“工具”里选择“板框绘制”，输入坐标就能画出来。板框用机械层（Edge Layer）绘制，制板厂以这层为准切割外形。

布局时遵守一个顺序原则：先定主控芯片，再定连接器，最后放被动元件。芯片放在板子正中间偏上一点，四边留出走线通道；两排扩展排针分别放在左右两侧，正对芯片的IO引脚，让飞线不会交叉太严重；电源电路放在板子一角，远离晶振，防止电源噪声干扰时钟信号。

SWD接口放在板子下边缘，靠近芯片的PA13和PA14解码引脚附近，USB输入接口放在左边缘，串口排针放在右边缘。位置不是绝对的，核心思路是让高速和易受干扰的信号走线尽量短，电源和地的连接尽量扎实。

4.2 晶振与去耦电容的关键布局，细节决定成败

晶振是板上最娇贵的器件，布局布线稍有不慎，轻则频率偏移，重则起振失败。晶振必须紧贴着STM32芯片的OSC_IN和OSC_OUT引脚放置，两者之间的走线长度控制在10mm以内，走线宽度可以适当加粗到0.3mm，并且尽量保持等长、对称。

晶振下方不要走任何信号线，更不要铺铜。晶振工作在8MHz频率，虽然不算高，但它是通过晶体振动产生信号的，下方如果铺铜或走线，会引入寄生电容，改变振荡频率，还容易耦合其他信号噪声。我的习惯是晶振区域直接做禁布区，DRC规则里设置一个Keepout区域。

去耦电容的布局网上说法很多，我的实操经验很明确：挨着引脚放。100nF电容放在MCU对应VDD引脚的旁边，连线尽可能短地接到引脚，然后通过过孔直接下到GND平面。如果电容离引脚太远，电源线上的电感会削弱它的滤波效果，等于白放。有人喜欢给每个VDD配一个电容，有人喜欢几个引脚共用一个，我的建议是：尽量每个VDD一个100nF，0402封装放在背面，正对着引脚，效果最好。

4.3 走线宽度与电源/地处理，两层板的关键约束

STM32F103C8T6的IO口电流很小，一般不超过20mA，信号线宽度用0.25mm到0.3mm就足够了。但这块板子的电源线和地线必须特殊对待，不能和信号线一样细。

3.3V电源网络，我走0.5mm到1mm宽的走线，从稳压芯片的输出端到MCU的各个VDD引脚。GND网络尽量不走线，而是用铺铜来实现。两层板设计，我通常把底层整个作为GND层，大面积铺铜，这样信号线在顶层走，底层是一个完整的参考地平面，信号回流路径短，抗干扰能力强。

有人说两层板不如四层板，但在这个规模的板子上，两层板完全够用，关键在铺地铜的方式。铺铜时对GND网络执行“铺铜”命令，覆盖整个板框区域，然后再画几条缝合过孔，把顶层的地和底层的地连起来。缝合过孔的间距建议在5mm到10mm之间，这样能有效降低回路电感。

4.4 星型接地到底怎么操作，简单理解版

网络上关于“星型接地”的说法很多，而且互相矛盾。实际上，星型接地的核心思想是：让各个功能模块的电流在返回电源地时，不要共享同一个回路，避免互相干扰。它和“大面积铺地”并不矛盾，关键看针对的是哪个频段的信号。

对于STM32最小系统这种低速数字板，最稳妥的接地方式是分开的电源地汇合，再以一个点连通。具体操作分两步。第一步，把AGND（模拟地，比如VDDA周围的电容滤波地）和DGND（数字地）在原理图中分开命名；第二步，在PCB中，AGND区域通过一个0Ω电阻或者一个磁珠连接到DGND域，形成一个单点连接，让模拟电路的返回电流不会穿过数字电路的回路。

对于数字电路里的GND，我的做法是正常铺铜，不需要刻意分割。因为数字电路的抗噪能力较强，分割反而会造成回流路径不连续，产生额外的辐射和压降。模拟地和数字地的单点连接，主要就是为了避免ADC采样时的噪声干扰，如果你不用ADC，把VDDA直接接3.3V、地直接接GND也不会出问题。

5. DRC检查与Gerber导出

5.1 DRC检查设置，不达标会被板厂退回

布线完成后，先不要急着看3D效果图，先做一遍设计规则检查（DRC）。嘉立创EDA的DRC可以自动检查走线宽度、过孔大小、安全间距、丝印位置等规则。我的最低检查标准设为：线宽不小于0.2mm，间距不小于0.2mm，这基本是嘉立创打样工艺的常见下限。

点开DRC设置，把“检查安全间距”中“线与线”、“线与焊盘”、“线与过孔”等选项都打开。然后点“运行DRC”，软件会列出所有违规项，每一项都对应到具体的网络和坐标。常见的DRC报错包括：线宽小于规则要求、焊盘间距过近、丝印覆盖焊盘等，逐个双击查看，修正即可。

DRC检查这块板子通常能一次通过，如果一直报错，不要用忽略功能强制跳过，因为板厂的工艺能力就摆在那里，强行改规则可能导致做出来的板子断线或者短路。

5.2 Gerber导出与在线预览，下单前的最后一道保险

PCB设计完成后，嘉立创EDA支持一键导出Gerber文件。Gerber是行业标准的PCB制造格式，包含每一层的图形数据。在“制造”菜单下选“Gerber”，软件会生成一个压缩包，里面有顶层铜层、底层铜层、顶层丝印、底层丝印、阻焊层、机械层等文件。

强烈建议在导出Gerber后，不要直接上传给板厂，而是先用嘉立创EDA自带的“Gerber在线预览”或者第三方工具先看看每层内容是否正确。这一步能抓到很多隐藏问题：比如丝印被切掉、板框没包含在文件里、铺铜层出现破碎。实际打样中，我见过很多人提交Gerber后发现底层铺铜没生成，或者丝印文字反了，都是因为没有提前预览。

下单时选择板子数量、层数、板材厚度和表面工艺。这个板子选1.6mm板厚、绿色阻焊、白色丝印、喷锡工艺就够用，5片装价格几乎就是一杯咖啡钱。注意把“BOM表”和“坐标文件”也一起导出，打样下单时可以顺手把元件一起买了。

5.3 焊接清单，手把手焊接STM32的最小系统

拿到板子和元件之后，焊接是最后一个硬关卡。STM32F103C8T6是LQFP48封装，引脚密集但不算是高难度，配合助焊剂和拖焊技巧，新手练两次就能焊好。

焊接流程推荐先焊主控芯片，再焊电源电路，然后是晶振和复位电路，最后焊排针和LED。焊主控时，先在PCB焊盘上涂一层薄薄的助焊剂，把芯片对准丝印框，用焊锡固定对角线上的两个引脚固定，然后从一侧引脚开始，用烙铁头蘸少量焊锡，沿着引脚拖过去，利用助焊剂让焊锡均匀流动。焊完后用放大镜检查引脚之间有没有粘连，如果有，加上助焊剂再拖一遍即可。

晶振和电容都是小贴片，直接用烙铁焊就行，推荐使用刀头烙铁，拖焊效率高。排针用排针座固定在面包板上，对准PCB焊盘，融锡固定，就大功告成了。

6. 常见问题与排查技巧实录

6.1 问题速查表：从不通电到下载失败

实际调试过程中，新手可能遇到一堆看起来莫名其妙的问题，我把最常见的问题和排查思路整理成表格，方便对照：

6.2 实际踩坑记录：delay卡死和禁用JTAG

我在调试这块板子时遇到过两个典型问题。第一个是程序里用了HAL_Delay函数，结果发现卡在delay无法返回，表现出来就是LED闪烁频率完全不对，甚至卡住不动。排查后发现是系统时钟初始化没配好，外部8MHz晶振没起振，代码误以为时钟正常，导致延迟时间被算错了几十倍。这个问题的根源是晶振虚焊，重焊晶振后问题消失。

第二个问题更有代表性。我在测试用的程序里，把PA13和PA14配置成了普通GPIO，用来驱动两个LED，结果下载完第一次程序后，ST-Link再也连不上芯片了，报错信息显示连接超时。这就是经典的“禁用JTAG导致锁死”。STM32默认在上电时把PA13和PA14作为SWD功能，如果程序把它们改成GPIO，芯片内部就切断了调试接口。解决办法很简单：把BOOT0引脚跳线接高电平3.3V，重新上电，让芯片进入系统存储器模式，这时候调试接口不再执行用户程序，ST-Link就能连上，擦除Flash即可。这个坑踩过一次之后，我所有测试程序里再也不会轻易动PA13和PA14。

6.3 避坑清单：给零基础朋友的五条忠告

最后分享几条实操下来非常管用的经验，都是常规教程里不会写的东西。

第一，焊完板子先不要插电，用万用表蜂鸣档测3.3V和GND之间有没有短路，再测5V和GND之间有没有短路，确认无误再上电。很多板子烧坏就是因为电源短路。

第二，原理图和PCB之间的网络连接，不要完全依赖软件自动提示，养成自己在原理图里加网络标签的习惯，标签名称要统一规范，这样后期排查效率高很多。

第三，排针的方向要统一，所有扩展IO排针旁边最好标注网络名称，方便查线。我从第二版开始在排针旁边加了一行很小的丝印“PA0”、“PA1”等，实际调试省下的时间远超画丝印的时间。

第四，如果加了电源指示灯，串联电阻的阻值选大一点，比如2kΩ，否则LED过亮不但刺眼，还会干扰周边信号。1kΩ是很多人喜欢用的值，在新点亮环境下亮度偏高。

第五，晶振周围的走线，如果布线空间允许，最好在晶振两端加接地环，让地线包围晶振区域，能进一步减少电磁干扰，对提高系统稳定性有非常明显的帮助。

我个人在实际操作中有一个比较深的体会：新手画第一块板子时，总想把所有功能都塞进去，接口越多越觉得高级。但真正做出来之后才发现，板子上的大部分功能根本用不上，反而增大了布线和排除故障的难度。把最小系统画到极致稳定，扩展接口按需添加，才是做硬件项目最务实的方式。

这块STM32最小系统扩展板跑通之后，下一步可以做的方向有很多：比如在板上加一个USB转串口芯片，做成全速USB接口；或者加几路PWM输出和ADC输入，直接驱动舵机和读取电位器；甚至可以把MCU换成更大容量的STM32F103C8T6同系列芯片（比如STM32F103RBT6），引脚兼容但Flash翻倍。只要基础扎实，这些扩展都不会太难。动手画一块吧，自己做出的板子跑起来那一刻的成就感，买一百块开发板都换不来。