H桥自举驱动高占空比烧MOS管？栅极驱动失效分析与实战对策

1. 先说结论：H桥烧MOS管，往往不是电流超限，而是栅极驱动“断电”

1.1 真实事故：90%占空比下运行3分钟，上管先炸

去年帮朋友调一块直流电机驱动器，板子上的H桥用的是IR2104驱动两颗NMOS，规格书标称“高端悬浮自举驱动”，电源12V，电机额定电流3A，MOS管选的型号是75A/100V的，按理说余量很足。结果在跑带载测试时，PWM占空比调到90%持续运行不到3分钟，一股焦味冒出来，拆开一看，高侧MOS管（上管）已经击穿短路，低侧管完好。

第一反应是过流，但用示波器卡电流探头反复看，峰值电流也就4.5A上下，离MOS管的脉冲电流极限差得远。后来把栅极电压波形拉出来，瞬间就明白了：高侧管的Vgs在占空比超过85%以后开始明显下跌，到了90%左右已经跌到6V以下，这个电压下MOS管根本没完全导通，导通电阻从标称的几十毫欧暴涨到几百毫欧，热就是这么囤出来的。

这个案例不是个例。所有用过半桥驱动芯片的人，几乎都撞过同一堵墙——自举电路驱动的H桥，占空比做到95%左右就是极限，再往上走，上管迟早出问题。这个“天花板”不是芯片厂商标错了参数，而是自举电路这种驱动方式的物理属性决定的。

1.2 高侧MOS管的“浮地”困局：为什么不能像低侧管那样驱动

要理解这个天花板，先要把H桥驱动的基本矛盾讲透。

MOS管是电压控制器件，漏极和源极之间的导通程度取决于栅极和源极之间的电压差，也就是Vgs。N沟道增强型MOS管要完全导通，Vgs一般需要10V到15V，逻辑电平MOS管也要4.5V以上。关键在于，这个电压差是相对的——不是栅极对地的绝对电压，而是栅极相对源极的电压。

低侧管（下管）的源极直接接地，它的Vgs很好办，栅极拉高到10V以上就是导通，拉低到0V就是关断。但高侧管（上管）不一样。高侧管源极接的是H桥的输出节点，也就是电机负载的一端。当上管导通时，源极电压约等于电源电压12V；当上管关断、下管导通时，源极电压被拉到接近地；而在死区时间或者负载续流时，源极电压还会被感性负载拉低到比地还低的负压。

也就是说，高侧管的源极电位本身是来回摆动的，是个典型的“浮地”。在这种情况下，想让它导通，栅极电压必须比源极瞬时电压再高10V以上。源极在12V时，栅极就得有22V以上；源极被拉到-1V时，栅极也得有9V以上。这就不是简单的逻辑芯片能直接办到的了。

早期有人用P沟道MOS管做上管，栅极拉低就导通，逻辑上很省事，但P管在同等耐压和导通电阻下，硅片面积比N管大得多，价格和性能都不划算。所以现在主流方案清一色N管，然后把高侧管驱动的问题交给两类方案：一是隔离驱动电源，每个上管配一路独立的隔离DC-DC；二是自举电路，用一个电容在开关过程中把栅极电压“抬”上去。工程上95%的场合用自举，因为便宜、简单、体积小，代价就是那个95%的占空比天花板。

1.3 自举为何成了默认选择，而不是悬浮电源

很多人问：既然自举电路有占空比限制，为什么还用它？直接用隔离电源不好吗？好是好，贵也是真贵。一路悬浮电源意味着要有一个隔离变压器绕组或者DC-DC隔离模块，还要保证对地寄生电容足够小，否则高频开关时的共模干扰会让驱动芯片直接误动作。一套下来，成本增加几十块，PCB面积也吃紧。

而自举电路只需要一个电容加一个二极管，成本几毛钱，集成在半桥驱动芯片内部或者外置都能工作。对90%以上的电机驱动、电动工具、DC-DC变换器来说，占空比本来就不需要跑到100%，用自举是性价比最优解。问题的关键不是能不能用自举，而是要知道自举的边界在哪，在系统设计阶段就把那些“跑不到”的工作点避让掉。

2. 自举充放电的完整生命周期：电容的“充电窗口”到底有多窄

2.1 充电窗口：下管导通或负载续流的那几百纳秒到几微秒

自举电路的工作机制，说穿了就是一个“电荷搬运”的活。系统里有一颗自举电容Cbs，正极接在半桥驱动芯片的VB引脚上，负极接在VS引脚上，而VS引脚在芯片内部正好接的是驱动器的输出节点（也就是上管源极/下管漏极的连接点）。自举二极管Dbs接在电源VCC和VB之间，允许电流从VCC流向VB，但不允许倒流。

当低侧管导通时，输出节点VS被拉到地，此时自举二极管正向导通，VCC通过二极管和限流电阻给Cbs充电，最终电容两端电压被充到约等于VCC减去二极管压降。然后当需要开通高侧管时，芯片内部的开关把VB和HO（高侧栅极输出）接通，自举电容负极在VS上。此时上管源极电压被负载拉向VCC或者已经因为续流处于某个电位，但无论如何，VB相对于VS始终保持着刚才充好的那十几伏电压，这个电压就作为Vgs把上管可靠打开。

上管导通期间，自举电容是唯一的能量来源。它要同时干三件事：一是提供栅极电荷把MOS管从截止区拉进饱和区；二是维持栅极电压在导通期间的静态漏电流；三是如果驱动芯片内部有电平转换电路，还要给电平转换器供电。由于没有外部补充，电容电压在这段时间里必然缓慢下降。等下一次低侧管导通，再次充电补回来，形成周期性的充放电节律。

问题就出在这个充电窗口上。低侧管导通的时间由PWM波形决定，占空比越大，低侧管导通时间越短。占空比90%时，一个开关周期里低侧管开通时间只有10%；占空比97%时，只剩3%；占空比99%时，1%。要是开关频率再高一点，比如100kHz，1%的占空比意味着低侧管只开100纳秒。这点时间够不够把电容补满，就要掰开手指数一数了。

2.2 自举二极管的保压作用，以及充电回路的等效阻抗

自举二极管在这个电路里看似不起眼，却是个关键角色。它要承受的电压是电源电压加上VS摆动时的感应负压，一般用快恢复二极管或者超快恢复管。普通整流二极管的恢复时间太长，在VS快速摆动时容易导通瞬间被反向电压“锁死”，导致电容充不上电。实际设计里很多人图省事用1N4148，在低电流小功率场景勉强能用，但在栅极电荷较大的MOS管驱动里，1N4148的恢复特性扛不住，换UF4007或者肖特基才是正路。

充电回路的等效阻抗由三部分组成：自举二极管的正向导通电阻、驱动芯片内部那个用于限制浪涌电流的电阻（有些芯片叫“自举限流电阻”）、还有PCB走线电阻。这些加起来通常有几欧姆到十几欧姆。自举电容则常用100nF到1uF的陶瓷电容，视MOS管的栅极电荷量来选。RC充电时间常数就是阻容乘积，比如10Ω加1uF，时间常数10微秒，理论上充到95%要3倍时间常数，就是30微秒。

30微秒在20kHz开关频率下是半个多周期，这么长的低侧导通时间现实中根本不存在。但实际工作中不需要电容从零充满——它只是每次被放掉一小部分，前文说过，这部分能量主要是栅极电荷和静态漏电。这个“续上”的过程如果按5%电压恢复量来算，就不需要完整的多倍时间常数，几百纳秒到一两微秒就能做到。所以工程上通常认为3微秒左右的低侧导通时间，足以维持自举电容的电压平衡。也是因为这个数值，95%的占空比才成为常见上限：20kHz一个周期50微秒，95%占空比里低侧只开2.5微秒，刚好压在及格线上。频率越高或占空比越大，越不够用。

2.3 死区时间也在偷走充电窗口

还有一个占空比的大敌是死区时间。H桥上下管不能同时导通，否则电源直接短路。所以每一次开关切换，PWM控制器都会强制插入一段“上下管都关断”的时间，这就是死区时间。常见设置在几百纳秒到2微秒之间。

在死区时间内，输出节点不接地，VS的电位取决于负载电流的续流方向。对于感性负载，通常由体二极管续流，此时VS被二极管钳位到接近负的二极管压降（-0.7V到-1V）。这种情况下，虽然下管没开，自举二极管也能通过负载续流路径给电容充电，但这种充电效率低，而且只存在于续流电流持续期间。若负载电流过零，VS掉到中间电位，充电通道就断了。

死区时间是纯损耗，它直接叠加在PWM周期里但对充电没有贡献。换句话说，就算你软件上写了99%占空比，硬件上真正留给自举充电的时间是“1%周期减去死区”。20kHz下，1%周期是500纳秒，死区如果设置800纳秒，这个窗口直接变成负数——充电机会彻底消失。

所以真正的占空比上限公式是： D_max = (T - t_dead - t_chg_min) / T

其中T是开关周期，t_dead是死区时间，t_chg_min是维持自举电容电荷平衡所需的最小低侧导通时间。20kHz、死区1微秒、充电需要2微秒时，D_max=(50-1-2)/50=94%。这和工程经验里的95%基本吻合。提高开关频率让T变小，D_max会更低；降低频率，D_max能稍微往上探。这个公式对所有自举驱动芯片都成立，区别只在于具体的t_chg_min跟着电容和MOS管走。

3. 占空比逼近上限时，电路内部正在发生什么：压降、米勒平台与热失控

3.1 Vgs低于米勒平台后，MOS管掉进线性区

占空比逼近上限时，最直观的现象是自举电容电压一路下跌。每个周期充进去的电荷少于放掉的电荷，电容电压逐周期衰减。一开始只是从15V跌到14V，vgs依然超过栅极驱动阈值，MOS管照常工作。但随着电压继续跌，跌到刚好等于米勒平台电压附近时，情况就变了。

这里得说说什么是栅极充电过程和米勒平台。给MOS管栅极充电荷时，Vgs并不是匀速上升的。一开始栅极电荷只给Cgs充电，Vgs快速上升；到达米勒平台电压（通常4到6V）后，Vgs暂缓上升，所有电流转向给米勒电容Cgd充电，这个平台的长短取决于Cgd大小和驱动电流强弱；平台结束后，Vgs继续上升到最终值。这个特性在关断过程中同样存在，只是方向相反。所谓Cgd就是栅漏寄生电容，也是MOS管datasheet里的Crss，通常只有几十皮法到几百皮法，但它对驱动电路的影响极大。

当自举电容电压跌到只剩5V到6V时，栅极电压刚好卡在米勒平台附近。此时MOS管处于半开半闭的线性区，漏源之间没有完全导通，Vds还残存一大截，而漏极又要流过负载大电流。想象一下：一个开关两端加了12V电压，中间又流过好几安培电流，这就是一个纯串联电阻，消耗的功率是Vds乘以Id。MOS管本来设计用来做开关，开关要么全开（Vds≈0，损耗小）要么全关（Id≈0，损耗为零），线性区站不住脚。

3.2 米勒效应放大了“驱动不足”的连锁反应

自举电容电压下降不只是影响稳态电压值，还会削弱驱动电流能力。驱动芯片给栅极充电的能量来自电容，电容电压降低意味着可提供的压摆率变差，栅极电荷充得慢，米勒平台持续时间拉长。这个“平台期拉长”意味着器件在开关切换的每个周期都会在线性区待上一段时间，开关损耗直接成倍增加。

射频领域有个经典的“米勒效应”说法：跨接在栅漏之间的寄生电容Cgd，等效到栅源之间会被放大一个倍数，放大倍数约等于电压增益加1。具体到开关电路里，米勒电容在开关过程中被“等效放大”，栅极驱动源必须输出足够的电流才能给这个等效大电容充放电。驱动电路越“虚”（电流越弱、电压越低），米勒平台就越长，开关损耗和发热就越大。

实际测量中，占空比从90%往95%爬的过程中，高侧管的壳温上升斜率是加速的，不是线性的。前期每升一个点占空比，温度多涨一点；过了某个拐点后，每升0.5个点占空比，温度能飙十几度；最后热失控炸管。这个拐点对应的往往就是自举电容电压跌破米勒平台电压的瞬间。所以在波形上抓“Vgs是否跌到平台以下”比看电流大小更能预示风险。

3.3 为什么烧的总是上管，下管却没事

很多人有这个疑问：H桥里上下管承受的电流是一样的，为什么烧管案例里上管占绝大多数？答案就在上述机制里。下管的Vgs由逻辑电源直接保证，不存在“能量存储”问题，所以它的开关速度、导通深度始终正常。而上管的Vgs依赖自举电容，天然存在电压衰减机制，又恰好把最恶劣的工作点（高占空比、高开关频率）全部命中。就算同一个板子上管和下管是同一型号，上管的恶劣程度也远高于下管。

散热路径不对称也是一个因素。上管源极接的是浮动的输出节点，散热焊盘如果贴着PCB走线，导热路径比较曲折；下管源极直接接地层，整块铜皮都是它的散热片。同样的损耗，上管结温比下管高一截。一个热损耗更大、散热路径更差的器件，当然率先报废。

4. 从选型到计算：自举电容、驱动芯片和最小关断时间的定量设计

4.1 自举电容容值怎么算：电荷守恒法，别凭感觉

自举电容的容值选择是这门技术里最值得动手算的环节，但网上很多资料只给经验值，导致不少人直接用100nF走天下，高占空比场合就翻车。正确做法基于电荷守恒：

一个开关周期里，自举电容释放的电荷主要包括三部分：

• 高侧MOS管的栅极电荷Qg，这个直接查datasheet，是最大头。比如IRFP460的Qg约180nC，IRFZ44N约60nC。
• 驱动芯片自身消耗的静态电流对应的电荷。半桥驱动芯片的静态电流功耗通常很小，折算下来几nC到几十nC，在低频下可以忽略，高频下要留余量。
• 自举电容自身的漏电，陶瓷电容很小，铝电解电容必须考虑，所以这里只推荐陶瓷电容。

总释放电荷Q_total算出后，允许电容电压跌落ΔV，那么Cbs = Q_total / ΔV。ΔV一般取0.5V到1V，跌太多Vgs保不住，跌太少电容就要做很大。以IRFZ44N为例，Qg=60nC，假设驱动芯片静态电荷10nC，ΔV取0.5V，Cbs=(60+10)/0.5=140nF，工程上取220nF或者330nF留余量。如果换IRFP460这种大管子，Qg=180nC，算出来就是380nF以上，取470nF到1uF。

实际操作中我习惯再并联一个0.1uF的高频陶瓷电容，紧贴芯片VB和VS引脚放置。因为大电容的ESL和走线电感在高频切换时会产生电压纹波，小电容负责滤掉这些毛刺。自举电容的材质选X7R或C0G，C0G温漂小但大容值不好找；X7R够用，千万别选Z5U/Y5V那种高K值陶瓷，容值随温度和电压飘得离谱，12V偏置下实测容量可能只剩标称的三成。

4.2 驱动芯片怎么选：驱动电流、耐压、传输延时不只看价格

自举方案的成败，很大程度在上电前选芯片时就决定了。市面常见半桥驱动芯片我在表格里列一下常见型号和关键参数，供照单抓药。

选型时重点看三个参数。第一是峰值驱动电流，栅极电荷大的MOS管需要瞬时电流快速充放电，驱动电流不够会拉长米勒平台时间，加剧开关损耗。第二是芯片高端悬浮电压，也就是VS能承受的最大电压摆幅，一般选比母线电压高一个余量级别，600V级别的芯片可以覆盖绝大多数工业场合。第三是输入逻辑兼容性，有些芯片支持3.3V逻辑输入，有些必须5V以上，直接接单片机GPIO之前先查规格。

还有一点容易被忽略：芯片的VCC最低工作电压。IR2110的VCC建议10V到20V，低于8V会欠压锁定，而IR2104在5V逻辑下勉强能跑。如果系统只有3.3V电源，很多老款芯片直接不工作，这时候要选支持低工作电压的新款，或者额外生成一个12V驱动电源给芯片VCC供电——驱动电源和逻辑电源分开，是电机驱动板上的常见做法。

4.3 最小关断时间怎么留，以及占空比上限的验证流程

选好电容和芯片，接下来要做的不是直接上极限占空比测试，而是先算后验。

第一步，确定系统的工作频点和目标占空比范围。比如电机驱动器设计在20kHz，需求是调速0%到95%，死区设1微秒。那么T=50微秒，留给自举充电理论窗口是2.5微秒（5%的占空比）。扣除死区后实际充电窗口是1.5微秒。结合刚才算出的Cbs和充电回路电阻，估算充电时间常数。如果1.5微秒不足以补回电荷，就要根据公式计算实际允许的D_max是否还覆盖需求，不满足则改方案。

第二步，用示波器实测验证。把探头夹在自举电容两端（VB-VS差的电压），同时测SW节点波形。从低占空比开始往高调，每次增加5%等温度平衡后记录Vgs最低值、芯片壳温、MOS管壳温。当占空比接近计算上限时，每调高1%观察一次。Vgs跌破10V就要警惕，跌破7V基本必须停机。整个过程满载运行，因为空载和满载的充电时序不一样，负载电流大小影响续流通道的充电效率。

第三步，根据实测数据反过来修正公式里的t_chg_min，把它从估算值改成实测值。这一步做完，你手里才有一个针对自己这套设计的真实“安全占空比表”，这是后续写软件保护逻辑的基础数据。我在实际项目里会把实测上限再打9折写进固件做PWM限幅，既保性能又留安全余量。

5. 突破95%的几条实战路线：从隔离电源到软件换流策略

5.1 隔离驱动电源方案：一劳永逸但别滥用

如果应用真的需要长期运行在97%、98%甚至100%占空比，自举电路再怎么优化也顶不住，趁早换隔离驱动电源。每个高侧管配一路独立的隔离DC-DC，比如用B0515S这种5V转15V的隔离模块，悬浮输出直接给驱动芯片的高端电路供电，彻底摆脱“靠低侧管导通窗口来充电”的依赖。

这个方案的代价前面提过：成本高、体积大、寄生电容需要控制。但它在性能上能实现真正的0%到100%全范围占空比，且静态功耗更低，驱动也更稳。适合大功率逆变器、光伏并网、车载电驱这类高端应用。需要注意的是，隔离电源的输出地和主电路的高端浮地连接，PCB布局上要保证隔离距离，防止爬电击穿。

判断标准很简单：如果最高占空比需求超过96%，且开关频率在50kHz以上，自举的难度呈指数上升，隔离电源就是该上的时候。如果占空比需求在80%到92%之间，自举完全够用，没必要多花钱。

5.2 电荷泵方案：折中路线，适合中小功率

还有一个折中方案是用电荷泵电路给自举电容“补电”，本质是把一个小型倍压电路叠加到驱动电源上，相当于给自举电容一个持续小电流的充电泵，让它在任何时刻都能获得补充。有些驱动芯片内部就集成了这种功能，比如部分电机驱动SoC里有一个内部电荷泵专门支持100%占空比。

但电荷泵的输出电流一般不大，几十毫安级别，对于大栅荷MOS管的高频开关来说，这点补充只是减缓自举电容的跌落速度，并不能完全取代充电窗口。所以电荷泵方案更适合中小功率、高占空比需求但不是极端高频的场合，比如电动工具的调速驱动、小功率伺服。选型时看芯片手册里是否明确标注“supports 100% duty cycle”，有这行字才说明内置了类似机制。

5.3 软件策略：强制换流和最小关断脉冲，最经济的“破壁术”

很多时候，系统的占空比需求只是偶尔突破95%，不需要长时间停留，这时通过软件策略就能绕开天花板，不用额外加硬件。

最常用的一招是“强制换流”：每隔一段时间（比如每128个PWM周期），不管当前的占空比需求是多少，强行切出一个小窗口的低侧导通时间，专门用于自举电容充电。这个窗口很短，比如2微秒，对平均输出电压的影响微乎其微，但足以让自举电容定期“续命”。由于这个窗口宽度是固定的、可预估的，配合示波器验证后完全可控。

另一种思路是改PWM调制方式。H桥驱动直流电机时，常见的调制方式有双极性调制（两对角管同时开关）和单极性调制（一臂PWM、另一臂常开的“高侧常开+低侧PWM”）。在单极性调制下，一对管子的高侧长期100%占空比，靠的是另一对管子轮流提供低侧导通窗口，这等于把自举压力分散到整个桥臂上，但需要四个管子都配置自举驱动，也就是全NMOS H桥的标准玩法。很多成品驱动器就是靠这种冗余设计，让每一路自举电容都有机会周期充电。

最后还有一招更底层的：选择自举电容容量加倍并配低阻抗充电回路，把t_chg_min压缩到几百纳秒，然后把开关频率降到10kHz到15kHz，牺牲一点噪声性能换取更高的占空比上限。这招在工业水泵、风扇驱动这类对噪声不敏感的场景很实用，在没有隔离电源的情况下能把D_max顶到接近97%。

6. 实测记录：三个“烧管”案例的排查链路与修复

6.1 案例一：高占空比运行，上管短路的完整排障过程

回到文章开头那个IR2104项目。当时我用示波器只抓了电流波形，没抓栅极波形，这是第一个错误。正确的排查顺序应该从功率级最可疑的环节开始逐步排除：先量母线电压和输出电流是否正常，再看上下管的Vgs波形是否完整，最后查自举电容电压。

具体来说，测量自举电容电压的正确方法是把差分探头的两极分别接在芯片的VB脚和VS脚之间。如果没有差分探头，可以用两个普通探头做减法，但要注意两个探头的公共端必须接在同一个参考地，且严禁用示波器探头直接跨接高压（超过示波器输入范围时）。当时我测量发现：占空比85%时，自举电容电压维持14.2V；占空比90%时，掉到12V；持续运行后缓慢跌到6.8V。栅极波形在6.8V时已经出现明显的圆角，开关明显变慢，这印证了Vgs低于米勒平台的判断。

修复方案并不复杂：把自举电容从原来的100nF换成330nF（X7R），同时在芯片VB到VS之间加了一颗0.1uF高频电容，再把二极管从1N4148换成UF4007。改完之后，占空比90%下自举电容电压稳定在14V以上，运行半小时壳温从原先的98度降到63度。这个案例说明：烧管不一定非得换管子，先把驱动“喂饱”往往就能救回来。

6.2 案例二：低载波频率下电容ESR过大，充电不足的“软故障”

另一个项目用的是国产EG2131驱动IGBT模块，18kHz工作，占空比需求85%。现象比较隐蔽：冷机启动一切正常，满载跑20分钟后驱动波形出现偶发缺齿，运行统计下来一天会莫名其妙报警一两次，但重启后又能工作。这种“软故障”最折磨人，因为它在示波器上抓不到稳定波形。

排查中发现自举电容用的是两颗22uF铝电解并联。铝电解电容的高频阻抗太大，等效串联电阻（ESR）在100kHz下能到几百毫欧，而且容值在高温下会衰减。IGBT栅极电荷大，每次开关都要从电容里抽出大量电荷，高频下铝电极电容根本倒不出来，导致Vgs电压跟随负载波动。换成X7R陶瓷电容（四颗1uF并联）后，问题消失。铝电解电容在开关电源里做储能没问题，但做自举电容这种高频脉冲应用是真的不行，这是用便宜料换来的血的教训。

6.3 案例三：逻辑电平和欠压锁定，自举电压被“静默砍掉”的隐蔽坑

还有一个容易踩的坑是驱动芯片的VCC电压不足。一块5V供电的电机板，用了IR2104，VCC直接接5V。IR2104的欠压锁定阈值在8V左右，低侧输出勉强能工作，但高侧输出在自举电容充到5V之后就顶不住了，Vgs只有4V多，高侧管处于半导通状态，几分钟后过热。

这类问题最隐蔽的地方在于：电路看起来“能动”，空载时电机转得好好的，一加载就热、就烧。排查时第一步量VCC却发现确实有5V，容易误判为正常。正确的做法是查datasheet里VCC欠压锁定阈值和自举电容能达到的最高电压。IR2104这种老片子，最佳VCC范围10到20V，5V供电就该直接换支持3.3V/5V逻辑的国产驱动芯片，比如EG2131在低至4.5V也能工作，或者额外加一个12V的驱动电源。

6.4 从波形判断风险：两个关键测量点和判读方法

最后把多年积累的判读经验总结一下。用示波器评估自举电路健康度，重点就抓两个点。

第一个是自举电容电压（VB-VS差），用差分探头测。看它在满载、最高占空比下最低掉到多少伏。按经验，目标电压应保持在VCC的90%以上，最低不能低于米勒平台电压加3V的安全余量。如果D_max附近Vgs已经跌破10V，说明系统在“带伤运行”。

第二个是高侧管栅极波形（HO对VS差），看开关边沿的斜率。健康的波形上升沿和下降沿都应该很陡，前沿宽度在几十到一百纳秒量级。如果边沿出现明显倾斜或者圆弧状，说明驱动电流不够，米勒平台被拉长了；如果波形在中间出现台阶，那基本就是栅极电荷充电曲线经过米勒平台的典型特征，台阶越宽，线性区时间越长，热损耗越大。同时结合SW节点波形看振铃幅度，振铃过大说明开关速度不匹配，要么驱动过冲要么布局寄生电感太大，也可以顺带定位到PCB布线问题。

这三个案例加上两个测量点，基本覆盖了自举电路从设计到调试再到故障排查的完整链路。老实说，自举电路是个入门容易精通难的东西，95%占空比天花板看着是个限制，实际上是电路给设计者的一个“友好提醒”：任何一个系统都有边界，先摸清边界再谈优化，才是少烧管子的正道。