LDO工作原理与选型布局：压差、PSRR、环路稳定性及热设计实战

1. 从一颗芯片说起：LDO在电源链里到底扮演什么角色

LDO这三个字母，全称是Low Dropout Regulator，翻译过来就是低压差线性稳压器。做硬件的人几乎天天跟它打交道，但真要让你把LDO工作原理从头到尾讲清楚，很多人心里其实是模糊的——知道它能稳压，知道它噪声低，但为什么低压差这么关键、为什么有的LDO必须配钽电容、为什么它会烫得摸不得，这些问题往往要靠踩坑才能搞明白。我自己前几年做过一个传感器采集板，前级用开关电源从12V降到5V，后级想用一颗SOT-23封装的LDO出3.3V给模拟前端供电，结果上电不到十秒芯片就烫到自动限流，输出电压直接塌下去。那次之后我把LDO的规格书从头翻了三遍，才算真正把它的脾气摸清楚。这篇内容我想把LDO工作原理、LDO电路里几个关键模块、以及实际选型和布局的经验完整地梳理一遍，不管你是刚入门的学生，还是已经画过几块板子的工程师，应该都能从中找到能直接用的东西。

1.1 LDO与开关电源的分工逻辑

电源架构里最常见的组合是"开关电源打头阵，LDO做后级净化"。开关电源（DC-DC）效率高、能大范围升压降压，但它的输出天生带着开关频率的纹波和尖峰，几十毫伏的纹波对数字电路无所谓，对ADC、运放、射频前端、锁相环这类对电源敏感的东西就是灾难。LDO是线性调整的，内部没有开关动作，输出纹波可以压到微伏级别，噪声谱也干净得多，所以它最典型的用法就是放在开关电源后面做二次稳压和噪声过滤。

但LDO的代价也很明显：它靠功率管"吃掉"多余的电压来稳压，这部分能量全部变成热。输入输出压差越大、负载电流越大，发热越狠。效率可以用一个很简单的式子估算：效率约等于Vout除以Vin。3.3V输出、5V输入，理论效率上限就是66%，剩下34%全变热。如果输入是12V，效率只有27.5%，其余全烧在芯片上。所以判断一个场合该不该用LDO，我通常先看两个数：压差乘电流得到的热量能不能散掉，以及后级对噪声到底敏不敏感。这两条一过，方案基本就定了。

还有一类场景是电池供电设备。锂电池电压从4.2V掉到3.0V，如果要输出稳定的3.0V或2.8V，LDO的"低压差"特性就变成刚需——普通稳压器需要2V以上的压差才能工作，电池一半电还没用完就掉压了，而低压差LDO在几百毫伏压差下依然能稳住输出。这是LDO名字里"Low Dropout"真正的价值所在，也是它跟老式78xx系列线性稳压器最本质的区别。

1.2 压差、静态电流、PSRR这三个指标决定它能用在哪

拿到一颗LDO，规格书第一页的参数表里有三个数我一定会先盯住：压差（Dropout Voltage）、静态电流（Quiescent Current，Iq）、电源抑制比（PSRR）。

压差决定了输入电压的下限。比如一颗LDO标称在300mA下压差是200mV，那么要稳定输出3.3V，输入至少要3.5V。注意压差是随负载电流变化的，很多规格书会给一条压差-电流曲线，轻载时可能只有几十毫伏，满载时飙到几百毫伏。设计时一定要按最大负载电流去查，不能拿典型值凑合。

静态电流决定了电池能撑多久。Iq是LDO自身工作时消耗的电流，跟负载无关。低功耗LDO能做到1µA以下，普通的大概在几十微安到几毫安。对一颗常年待机的纽扣电池设备来说，Iq从50µA降到1µA，续航可能差出好几倍。这里要特别提醒，很多LDO在轻载时会进入省电模式，Iq很小，但一旦负载上来就切换到正常模式，Iq突然变大。选型时最好同时看轻载和满载两个工况的数据。

PSRR是电源抑制比，衡量LDO把输入端的纹波"挡"掉多少，单位是分贝。60dB意味着输入纹波衰减到千分之一。它在不同频率下数值不同，通常低频高、高频低，规格书会给一条PSRR-频率曲线。给射频或高精度模拟电路供电时，我会重点看100kHz到1MHz这段的PSRR，因为开关电源的纹波和开关噪声主要集中在这个频段。

这三个指标往往互相矛盾：低Iq的LDO通常PSRR和瞬态响应会差一些，低压差的管子往往面积大、寄生电容大。所以选型本质上是根据应用场景做取舍，没有全能选手。

2. 拆开看内部：LDO工作原理的四个核心模块

要真正理解LDO，最好的办法是把它当成一个负反馈控制系统来看。整个LDO电路可以拆成四个部分：基准电压源、误差放大器、功率调整管、反馈电阻分压网络。再加上启动电路、限流保护、热关断这些辅助模块。理解了这四个核心模块怎么配合，LDO工作原理基本就通透了一大半。

2.1 基准电压源与误差放大器：负反馈的稳压本质

基准电压源是整个LDO的"标尺"，它提供一个几乎不随温度、输入电压、负载变化的参考电压，典型值在0.6V到1.25V之间。常见实现方式是带隙基准（Bandgap Reference），利用双极型晶体管基极-发射极电压的负温度系数和热电压的正温度系数相互抵消，做出一个温度系数很小的电压。好一点的LDO基准温漂能做到几十ppm每摄氏度，差的可能上百ppm。

误差放大器是一个高增益的差分放大器，它把反馈回来的电压和基准电压做比较，放大两者的差值，去控制功率管的栅极（或基极）。整个环路是这样闭合的：假设输出电压因为负载变重而略微下降，反馈电压跟着下降，误差放大器看到反馈低于基准，就加大功率管的驱动，让管子导通更充分，把输出拉回去。反之输出偏高就减小驱动。稳态时反馈电压精确等于基准电压，误差放大器的输入差几乎为零——这就是运放虚短的概念在线性稳压器里的体现。

这里有个关键点容易被忽略：环路的增益决定了稳压精度。增益越高，稳态误差越小。但增益不能无限高，因为环路里存在极点，增益高了容易振荡，所以实际设计要在精度和稳定性之间折中。这也是为什么LDO一定要讨论补偿和相位裕度，后面会详细说。

基准源的噪声会直接出现在输出上。因为输出是基准按比例放大得来的，基准上10µV的噪声可能被放大到30µV。低噪声LDO通常会在基准或误差放大器上做滤波，或者引出一个NR/SS引脚让用户外接电容降低噪声。这个引脚很多人直接悬空，其实是浪费了芯片的低噪声能力。

2.2 调整管选型：PMOS、NMOS、PNP、NPN的取舍

功率调整管是LDO里流过全部负载电流的器件，它的类型直接决定了压差能做到多低。

最早期的线性稳压器用NPN达林顿结构，需要输出比输入低至少1.5V到2V，因为NPN的基极要高于发射极才能导通，驱动电路又需要额外压降。后来出现PNP结构的LDO，压差能降到几百毫伏，但PNP的基极电流会流入地，静态电流偏大，而且PNP的电流增益低，需要较大驱动电流。

现代主流LDO基本都用PMOS作为调整管。原因很直接：PMOS的源极接输入，栅极只要比源极低一个阈值就能导通，所以压差可以做到很低，几十毫伏到一两百毫伏。而且PMOS是电压驱动，栅极几乎不吃电流，静态电流可以做得很小。代价是PMOS的载流子迁移率比NMOS低，同样电流下管子面积要更大，寄生电容也大，高频PSRR和瞬态响应会受影响。

NMOS调整管在低压差上其实更有优势，因为电子迁移率高、导通电阻小。但NMOS做高边开关需要一个高于输入电压的栅极驱动，需要电荷泵或者偏置电源，成本和复杂度上去了。所以NMOS调整管多见于追求超低压差或者大电流的特殊LDO里，或者配合内部升压电路使用。

实际选型时我的经验是：普通应用优先看PMOS的LDO，压差、Iq、成本都平衡得不错；如果要求压差低于100mV、电流又大，就要留意是不是NMOS架构，同时看看它有没有额外的偏置引脚要求，因为这会影响你的PCB设计。

2.3 反馈电阻网络与输出电压设定

固定输出版本的LDO内部已经把分压电阻集成好了，外部不用管。可调版本（ADJ）则需要外接两个电阻，把输出电压分压后送回FB引脚。关系式很简单：

Vout = Vref × (1 + R1/R2)

其中Vref是芯片内部基准，R1是FB到输出之间的电阻，R2是FB到地的电阻。假设Vref是0.8V，我要输出3.3V，那么R1/R2等于3.125。取R2为10kΩ，R1就是31.25kΩ，实际选31.6kΩ的标准值，输出大概是3.328V，误差在1%以内，可以接受。

这里有几个实操细节值得说。第一，电阻的绝对值不能随便取。取太大会被FB引脚的漏电流影响精度，规格书里FB的偏置电流通常在几十纳安到几百纳安，一般建议流过R2的电流至少是FB偏置电流的十倍以上，这样分压比才稳定。我之前用1MΩ级别的电阻做分压，发现输出比计算值高了5%，查了半天才发现是FB漏电流在作怪。第二，两个电阻的温度系数最好一致，用同一批次的同型号电阻，这样分压比随温度漂移会相互抵消。

另外，可调版本的输出噪声通常比固定版本大，因为外部电阻的热噪声会叠加进来，而且FB节点是高阻节点，容易被干扰。如果对噪声有要求，可以在FB到输出之间并联一个小电容做前馈，同时输出端加去耦。

2.4 压差到底是怎么来的：从导通电阻和驱动摆幅算起

很多人把压差理解成一个固定值，其实它是负载电流的函数。对PMOS调整管来说，当LDO工作在压差临界区时，误差放大器已经"用尽全力"把栅极拉到最低，此时PMOS相当于一个固定电阻Ron在工作。于是压差近似等于：

Vdropout ≈ Iout × Ron

所以压差随电流线性增长。规格书里标的"300mA时压差200mV"，反推Ron大约是0.67Ω。轻载100mA时压差就降到67mV左右。这也解释了为什么同型号LDO在小电流下能做"超低压差"，大了就不行。

压差还有个隐藏限制：误差放大器的输出摆幅。如果放大器的输出无法把PMOS栅极拉到足够低，管子就不能完全导通，压差会突然变大。好的LDO内部会用电荷泵或额外偏置把栅极驱动范围做宽，这属于芯片设计层面的功夫，用户从外面看不到，但体现在压差曲线在某个电流点之后的"拐点"上。

设计时要留压差余量。我一般要求最坏情况下（最低输入电压、最大负载电流、最高工作温度）输入输出压差至少有标称压差的1.5倍。温度升高会让Ron变大，压差跟着涨，高温下压差比室温可能高出30%到50%。如果卡得太死，夏天或者密闭机箱里就会出问题。

3. 稳定性与动态性能：LDO最容易翻车的地方

LDO原理理解了不代表电路就能稳。实际调试中，LDO出的问题八成集中在稳定性、瞬态和发热这三块。这一章我把这些坑逐个说清楚。

3.1 环路稳定性与输出电容ESR的微妙关系

LDO内部是一个负反馈环路，环路上有多个极点。输出电容和它的等效串联电阻（ESR）会在环路里制造一个零点和一个极点，这个零点的位置直接决定相位裕度。老一代LDO（尤其是PNP架构）特别依赖输出电容的ESR来补偿，如果ESR太小，零点跑到高频，环路相位裕度不够，输出就会自激振荡。这就是为什么很多老规格书明确要求"输出电容ESR必须在0.1Ω到5Ω之间"，还特别注明推荐钽电容或电解电容。

而现代PMOS LDO大多做了内部补偿，可以稳定地驱动低ESR的陶瓷电容（MLCC）。但也别高兴太早，陶瓷电容的ESR极低，大约几毫欧到几十毫欧，如果芯片没针对这个做补偿，照样可能不稳。所以看规格书时，一定找有没有"Stable with Ceramic Capacitors"这类描述，或者看推荐的输出电容ESR范围。

还有一个大坑是电容的实际值。MLCC的容值随直流偏置电压大幅下降，一颗标称10µF、耐压6.3V的0402电容，在3.3V偏置下实际容量可能只剩4µF到6µF，再加上温度系数，实际值更小。如果LDO的稳定性对输出电容值敏感，这一缩水可能直接导致环路不稳。我现在的习惯是输出电容用比规格书要求大一档的容值，同时优先选X7R或X5R，别用Y5V。

3.2 PSRR与输出噪声：为什么它比开关电源干净

PSRR是衡量LDO抗输入干扰能力的指标，本质上是输入到输出的传递函数。低频时环路增益大，PSRR可以做到70dB以上；频率升高后环路增益下降，PSRR跟着衰减；到很高频率时，PSRR主要由输出电容和芯片内部寄生决定，可能只剩20dB到30dB。所以LDO并不是万能的滤波器，它对高频纹波的抑制能力有限，必要时要在前面再加一级LC或磁珠。

提高PSRR有几个实用办法。在输入和输出端加合适的去耦电容，把高频干扰旁路掉。用带有NR引脚或SS引脚的LDO，外接电容做噪声滤除。多级LDO级联，比如前级用一颗PSRR一般的LDO先把电压降下来，后级再跟一颗高PSRR低噪声LDO，整体效果比单颗好很多。不过级联要注意每级都要留够压差。

输出噪声这块，LDO确实比DC-DC干净得多。DC-DC的输出纹波通常在几毫伏到几十毫伏，还带开关尖峰；LDO的输出噪声一般在10µV到100µV均方根量级，频谱也比较平缓。对给ADC参考电压、运放供电、VCO供电这类场景，LDO几乎是标配。选低噪声LDO时重点看10Hz到100kHz积分噪声这个参数，数值越低越好，同时看噪声频谱密度曲线，确认在你关心的频段上足够低。

3.3 负载瞬态与线路瞬态响应

负载瞬态响应指的是负载电流突变时输出电压的波动幅度和恢复时间。这个指标在数字负载场景特别重要，比如MCU从休眠突然全速运行，或者射频功放从待机切换到发射，电流可能在微秒级内跳变几百毫安。LDO的环路带宽有限，来不及立刻响应，输出就会先掉一个坑再慢慢拉回来。

影响瞬态响应的因素有几个。环路的单位增益带宽越高，响应越快，但带宽高又容易牺牲稳定性和PSRR。输出电容的容值越大，能扛住的电荷越多，电压跌落越小，但大电容会拖慢环路的响应速度，而且大容量MLCC的偏置特性问题更明显。负载突变的速度也很关键，跳变越快，输出电压的尖峰越大。

实际设计中我会按最坏情况估算电压跌落。假设负载在1µs内跳变300mA，输出电容10µF，那么瞬时跌落大约是电流乘时间除以电容，即300mA×1µs/10µF等于30mV。这是理想估算，实际还要考虑环路反应时间和ESR造成的瞬时压降。ESR那一项尤其容易被忽略：电流跳变300mA，ESR如果有50mΩ，瞬间就有15mV的台阶。所以低ESR陶瓷电容在瞬态响应上的优势很明显。

线路瞬态响应则是输入电压突变时输出的变化，比如上游DC-DC负载调整导致输入抖动。这个主要靠PSRR和环路带宽来扛。

3.4 软启动、限流与热关断：藏在芯片里的保护机制

软启动是让输出电压缓慢上升，避免上电瞬间给大电容充电产生巨大的浪涌电流。很多LDO把SS引脚引出来，外接电容决定启动时间；也有的内部固定软启动时间。如果负载端有大容量电容，一定要用带软启动的LDO，否则上电瞬间电流可能超过限流点，导致芯片反复重启，输出电压爬不上去。

限流保护是在输出电流超过阈值时把电流限制住，防止损坏。有些LDO是恒流限流，有些是折返式（foldback）限流，后者在严重短路时会把电流降得更低，减小发热。要注意限流点通常高于额定电流，如果你经常工作在接近限流点附近，芯片会工作在临界状态，输出不稳。

热关断是最后一道防线，结温超过比如150°C时直接关断输出，温度降下来再恢复。热关断一旦触发，说明你的热设计已经失败了，它只是保命用的，不是正常工作状态。我在第一版板子上就吃过这个亏，LDO反复热关断导致MCU不断复位，现象特别迷惑，后来一测LDO表面温度80多度才反应过来是热设计的问题。

4. 实操：从选型到布局的完整落地流程

原理讲完了，接下来是真正干活的环节。这一章我把一个LDO电路从需求到验证的完整流程走一遍，包括参数计算、PCB布局和实测方法，你可以直接照着套。

4.1 需求拆解与参数计算：先算功耗再定封装

拿到需求的第一步不是去选芯片，而是先算清楚几个数。我以一个具体例子走一遍：输入5V（允许±5%，即4.75V到5.25V），输出3.3V，最大负载电流200mA，环境温度最高50°C，板子空间紧张，希望用SOT-23封装。

先算功耗。LDO的功耗主要由两部分组成：调整管上的损耗和芯片静态功耗。

Pd ≈ (Vin_max - Vout) × Iout_max + Vin_max × Iq

代入：(5.25 - 3.3) × 0.2 + 5.25 × Iq。假设Iq是1mA，第二项约5mW。第一项是1.95V × 0.2A = 0.39W。总功耗约0.395W。

再算结温。SOT-23封装的θja（结到环境热阻）通常在200°C/W到250°C/W之间，取230°C/W。那么温升是0.395W × 230°C/W ≈ 91°C。加上环境温度50°C，结温约141°C。这个数值已经逼近很多LDO的过温保护点（150°C），非常危险，即使不触发保护，长期高温也会大幅缩短寿命并影响输出精度。

所以SOT-23在这个功耗下是不行的。换成SOT-89（θja约100°C/W）或者更激进的DFN带散热焊盘（θja可以低到50°C/W以下）。用DFN，温升降到约20°C，结温70°C，舒服很多。如果封装不能改，那就只能降低压差或电流，比如把输入降到3.6V，功耗降到0.06W，SOT-23温升只有14°C，完全没问题。这就是为什么电源架构里"先把电压降到位再进LDO"这么重要。

确定封装后，再逐项核对参数：压差在200mA下要小于输入最低值减输出，即4.75 - 3.3 = 1.45V，这个很宽松，绝大多数LDO都满足；PSRR看负载是什么，如果是数字电路，40dB以上就够，如果是模拟前端，最好60dB以上；Iq看是不是电池供电，不是的话几百微安也无所谓。

4.2 PCB布局布线：输入输出电容怎么摆、地怎么走

LDO的布局有几个铁律。第一，输入电容和输出电容必须紧贴芯片的引脚，走线越短越好，电容的地直接接到芯片的地引脚或者同一个地铜皮上。电容离得远，走线电感会在高频下削弱它的去耦效果，等于白装。我见过把输出电容放在板子另一头的设计，结果LDO高频PSRR完全劣化，输出上有几十毫伏的开关噪声，查了半天才发现是布局的问题。

第二，输入电容的容量要够。输入端的纹波电流比输出端大，因为调整管在动态调节时输入电流是变化的。一般建议输入电容不小于输出电容，常用10µF陶瓷加一个0.1µF高频电容并联。0.1µF那只能有效滤除几十兆赫兹的高频噪声，两者配合才能覆盖宽频段。

第三，地平面要完整。LDO的GND引脚要就近打过孔到完整的接地平面，不要让地电流绕远路。大电流的输入输出回路面积要小，减少环路电感。对于带散热焊盘的封装，焊盘上要多打几个过孔到内部地平面或者背面铜皮，这是主要的散热路径，过孔数量不够散热会明显变差。

第四，FB分压电阻要靠近FB引脚，走线远离任何开关节点和电感的漏磁区域。FB是高阻节点，一点点耦合干扰都会被放大到输出。我一般会把FB走线包地处理，或者至少保证它下面有完整地平面，长度控制在几毫米内。设置输出值的电阻网络最好放在芯片同一侧，避免走线穿越输入输出大电流区。

第五，如果同时有DC-DC和LDO，两者至少保持一定距离，LDO和它的电容要尽量远离电感。实在空间受限，就在LDO输入前加一个磁珠或小型LC滤波，把开关噪声先压一层再进LDO。

4.3 实测验证：纹波、负载阶跃、温升三项必测

板子回来之后，LDO至少要测三项：输出纹波和噪声、负载阶跃响应、满载温升。

测纹波和噪声时，示波器探头要用弹簧地环，别用普通鳄鱼夹地线，那根长地线本身就是一个天线，会把空间噪声耦合进来，让你误以为LDO输出很脏。带宽限制到20MHz，减小高频噪声干扰读数。理想情况下，LDO的输出噪声在示波器上看应该是接近一条直线，只有微伏级的毛刺，如果能看到明显的周期性纹波，说明前级开关噪声漏过来了，要考虑加滤波或者改善布局。

测负载阶跃，用一个电子负载做恒流模式切换，或者用一个MOS管配合信号发生器做快速跳变。观察输出电压的跌落幅度和恢复时间，跟你的估算对比。如果跌落远超预期，检查输出电容的实际容值和环路是否稳定。有时候跌落大不是电容不够，而是环路带宽太低反应太慢，这时候光加电容没用，要换一颗瞬态响应更好的LDO。

测温升，满载跑至少十五分钟等温度稳定，用热像仪或者热电偶测芯片表面温度，再用θja反推结温。注意芯片表面温度和结温差别很大，SOT-23在0.4W下表面可能70°C但结温已经140°C了。如果结温逼近125°C，就要考虑加铜皮散热、降功耗或者换封装。我一般在设计阶段就把结温控制在100°C以内，留足余量应对夏天和密闭机箱。

另外要做上电和下电测试，看软启动是否正常，输出有没有过冲，下电时输出电容放电是否会把某条线路拉成负压，如果有反向电流风险，可能需要在输出加一个防反二极管或者选带反向电流保护的LDO。

5. 常见问题与排查速查表

调试LDO时遇到的现象五花八门，但根源往往就那么几个。这一章我把最常见的故障和排查思路整理出来，配一张速查表，方便你对号入座。

5.1 输出振荡、自激与间歇性异常

输出振荡是LDO最经典的问题，表现是输出上叠加了几百千赫兹到几兆赫兹的连续正弦波，幅度可能几十毫伏甚至上百毫伏。根源通常是环路相位裕度不足。排查顺序是：先确认输出电容的类型和容值是否符合规格书要求，尤其是ESR是否落在推荐范围内；再检查输出电容的实际容值是否因为直流偏置缩水太多；然后看布局上电容是不是离芯片太远。

还有一种"间歇性"异常更折磨人：板子放桌上好好的，装进机箱或者温度升高后就出问题。这类问题往往和热有关，温度升高后器件参数漂移，本来勉强稳定的环路就失稳了；也可能是电容的温度特性导致实际容值变化。我的做法是用热风枪给LDO局部加热，观察输出是否劣化，快速定位是不是温度相关。如果是，就重新核算最坏温度下的环路裕度和电容容值。

输入端的干扰也会引起输出异常。如果上游DC-DC的开关噪声通过输入耦合进来，而LDO的PSRR在开关频率处又不够高，输出上就会看到开关频率的纹波。这种问题靠加大输出电容往往治标不治本，应该从输入端入手，加LC滤波或者在布局上隔离。

5.2 输出电压偏差、上电异常与发热严重

输出电压偏差超出预期，先量一下输入电压是否够，压差不够时输出会低于设定值。然后看负载电流是否超过额定，过载时输出也会掉。如果是可调版本，检查分压电阻的精度和FB漏电流影响，用万用表实测FB电压是否等于规格书标称的基准值，如果不等于，芯片可能有问题或者处于限流状态。

上电异常表现为输出爬不上去、反复重启或者上电瞬间有过冲。爬不上去多半是输入端大电容导致上电电流被限流，或者软启动时间设置太长而输入电源本身上升慢。反复重启是限流或热关断在起作用，要查负载有没有短路或者浪涌电流是不是太大。有过冲则说明环路在启动阶段响应过激，可以适当增大输出电容或者选软启动更平缓的型号。

发热严重是设计阶段就该避免的，但如果你接手了别人的板子，排查思路是先量输入输出实际电压，算出真实功耗，再对比封装的散热能力。很多时候是输入电压选得太高导致白白浪费，这种问题改硬件才能根治，软件上无解。临时缓解可以把负载电流降下来，或者加强散热，但都不是长久之计。

下面这张表是我这几年整理的高频问题速查表，遇到问题时可以按现象快速定位方向。

5.3 几个从踩坑里攒下来的经验

最后分享几条我实际调试中攒下来的心得，都是规格书里不会明写、但特别有用的东西。

第一条，永远按最坏情况设计，而不是典型值。压差要按最高温度和最大电流查，功耗要按最高输入电压算，PSRR要按实际工作频率看。典型值是用来做初步筛选的，不是用来做最终设计依据的。我早期就吃过按典型压差设计的亏，室温测试完美，高温老化时输出掉压。

第二条，输出电容别迷信大容量。容量大确实能扛瞬态，但会拖慢环路响应，还可能超出LDO的稳定工作范围。我一般按规格书推荐值取，最多大一档，然后用低ESR的X7R陶瓷电容，注意耐压选高一级减小偏置效应。如果是老式需要ESR的LDO，就老老实实用钽电容，别硬上陶瓷。

第三条，LDO前面能降的电压一定要先降。开关电源负责大压差，LDO负责最后的净化和精调，这个分工能让LDO的功耗最小、性能最好。我见过有人图省事直接拿12V进LDO出3.3V，结果LDO烫得能煎鸡蛋，这不是LDO不行，是用法不对。

第四条，测量手法决定结论。测纹波必须用短地线弹簧环，测噪声要限制带宽，测温度要等热平衡。用错误的测量方法得到的数据会把你带偏，让你去改根本没问题的地方。我现在养成习惯，每次测电源相关参数都用同一套探头和设置，保证数据可比。

第五条，留一个可调版本的设计余量。如果是研发阶段或者小批量，我会在LDO输出分压电阻的位置预留可调焊盘，方便调试时快速改输出电压，不用重新打板。等方案定型了再换成固定版本，省事又省成本。

LDO这玩意儿看着简单，两颗电容加一颗芯片就完事，但真正把它用好，需要理解它内部的负反馈原理、压差的来历、环路稳定性的约束和热的约束。把这些想明白了，你会发现它不只是个"稳压器"，而是整个电源链里最后一道精细的守门人。我个人的习惯是，只要后级有模拟或者射频，LDO这一级绝不会省，哪怕前级开关电源已经做得再好。