LDO纹波抑制比PSRR全解析：从原理到选型与实测

1. 别只盯输出噪声：纹波抑制比才是"供电纯净度"的硬指标

1.1 一个让我翻车的选型案例：噪声参数都达标为什么还是乱

前两年做一款便携式音频采集设备，模拟前端用了一颗宣称输出噪声低至 6.5µVrms 的 LDO，给 ADC 的 AVDD 供电。当时选型表上比较了七八颗料，最后这颗被选中，就是因为它在 10Hz 到 100kHz 的输出噪声密度曲线最漂亮。结果板子打样回来，ADC 的动态范围始终上不去，FFT 里总在电源开关频率附近看到几个刺眼的杂散。查了一圈，最后用示波器量 LDO 输入端的纹波，峰峰值 30mV 左右，再量输出端，居然还有接近 10mV 的残留。这时候我才意识到，当初只顾着看噪声密度曲线，完全没看纹波抑制比（PSRR）随频率的变化。输出噪声低，只能说明 LDO 自己的内部噪声小；PSRR 低，说明它对输入纹波的衰减能力差。这两件事在模拟供电场景里常常是脱节的，任何一个拖后腿，整条信号链的底线都会被拉低。

这个案例让我重新梳理了整个选型逻辑：对于任何需要把开关电源输出转成模拟电路供电的场景，PSRR 不是 datasheet 里一个可以扫一眼就跳过的参数，它直接决定了你在输入端花多少功夫做滤波、输出端要不要再串一级 LC、以及整个信号链的底噪天花板在哪。这篇文章就围绕 PSRR 本身展开：它是怎么定义的、由哪些内部机制决定、选型时怎么用它、以及实测时怎么避免自己骗自己。

1.2 PSRR 的定义与频域思维

纹波抑制比的全称是 Power Supply Rejection Ratio，中文一般叫电源抑制比或纹波抑制比，定义是 LDO 输入端纹波与输出端纹波的比值，通常用 dB 表示：

PSRR(dB) = 20 × log10(Vin_ripple / Vout_ripple)

举个例子，输入纹波 100mV，输出纹波 1mV，那 PSRR 就是 20 × log10(100) = 40dB。这个数字越大，说明 LDO 对输入纹波的衰减能力越强。注意 PSRR 是一个频率相关的参数，因为 LDO 的环路增益会随频率变化，所以 datasheet 里一定是一条 PSRR vs Frequency 的曲线，而不是单一数值。很多芯片厂商在表格页给一个 1kHz 下的典型值，比如 60dB，但如果你工作在 1MHz 开关频率下，这个参考意义就大打折扣了。

我在实际项目里的判断习惯是：电源设计不只看噪声，更要看“输入扰动怎么被衰减”。LDO 的本质是一个带反馈的线性稳压器，它对输入纹波的抑制能力取决于环路增益、功率管的工作状态以及输出电容的阻抗特性。也就是说，PSRR 不是某一个单元的功劳，而是整个环路在频域里的综合表现。理解了这一点，才能看懂不同 LDO 之间 PSRR 曲线的差异为什么那么大，也才能在做系统设计时知道该在哪个频段投入滤波资源。

2. 三种典型 LDO 的 PSRR 差异：内部环路决定衰减能力上限

2.1 误差放大器增益与开环增益的关系

LDO 能抑制输入纹波的第一道机制，就是误差放大器的高增益负反馈。你可以把 LDO 看成是一个自动调节的变阻器：输入电压升高，误差放大器检测到输出电压有上升趋势，就立刻调高功率管的压降，把输出拉回来。这个反应速度有多快、回拉有多准，取决于环路的开环增益和带宽。开环增益越高，在低频段对纹波的对消能力越强，PSRR 就越高。大多数 LDO 在 100Hz 到 1kHz 之间的 PSRR 能做到 60dB 以上，就是靠误差放大器的高增益实现的。

但误差放大器也不是万能的，它的增益会在主极点之后以 20dB/dec 的速率下降，所以 PSRR 会随着频率上升而逐渐变差。这个转折点的位置由 LDO 内部补偿和输出电容共同决定。很多高性能 LDO 会故意把主极点做得很低，同时提高误差放大器的跨导，让环路增益在高频段保留更多余量。选型时如果看到两颗 LDO 的 PSRR 在 1kHz 差不多，但 100kHz 差了 20dB，多半就是误差放大器级数或跨导设计不一样，而不是简单的制造工艺差异。

2.2 功率管类型：PMOS、NMOS 和 NMOS 的栅极驱动策略

功率管的结构对 PSRR 影响非常大。传统 PMOS LDO 的功率管源极接输入、漏极接输出，输入纹波会通过功率管的栅漏电容 Cgd 直接耦合到输出端，所以在高频段的 PSRR 往往不如 NMOS 架构。NMOS LDO 的功率管是源极跟随器结构，输入纹波到输出端的直接耦合路径更少，天然有更好的高频隔离能力。但 NMOS 需要 Charge Pump 或者额外偏置来提供高于输入的栅极驱动电压，这会增加静态电流和设计复杂度，所以高压差场景下并不总是最优解。

还有一种方案是采用预稳压结构或者级联功率管，比如在 LDO 内部做一个高 PSRR 的参考源，再用这个参考源去驱动功率管，本质上等于在芯片内部做了两重抑制。这类 LDO 的 PSRR 曲线通常在中频段表现非常好，但代价是 dropout 电压偏高或静态电流偏大。我的经验是，在低功耗便携设备里，PMOS 架构仍然是主流，因为它的静态电流可以做得很低，但如果系统对纹波极其敏感，不妨把目标转向带内部 Charge Pump 的 NMOS 架构或级联架构，用一点静态电流换取 20dB 以上的高频衰减。

2.3 反馈网络和输出电容：被忽略的 PSRR 变数

反馈网络的两颗分压电阻决定了输出电压，但它们本身也在 PSRR 路径上。理想情况下，反馈网络对纹波的衰减和环路增益一致，但如果反馈电阻取值过大，会在反馈节点引入额外的极点，导致高频 PSRR 提前滚降。我见过一些设计为了降低静态电流，把反馈电阻做到 1MΩ 以上，结果 PSRR 在 10kHz 后明显下降。这类问题在 datasheet 里通常看不到，只能通过实测发现。

输出电容同样是个大变量。LDO 的环路补偿通常依赖输出电容的 ESR 和容值，输出电容越大，系统的主极点越靠前，环路增益在低频段更高，但带宽可能变窄；ESR 太高又会在中高频段引入额外的零点，改变 PSRR 曲线的形状。所以 datasheet 上标注的 PSRR 曲线几乎都是在特定输出电容条件下测的，换一个品牌或容值的电容，实测值可能有 5 到 10dB 的偏差。这也解释了为什么同一个型号的 LDO，在不同人的板子上表现差异很大，问题往往不在 LDO 本身，而在输出电容这个“变量”上。

3. 选型实操：把 PSRR 曲线翻译成可量化的系统指标

3.1 先从电源架构反推你需要多高的 PSRR

选型的第一步不是打开 LDO 的 datasheet，而是先算清楚系统里到底有多少纹波需要被抑制。假设你的 LDO 前级是一颗降压 DC-DC，开关频率 2.2MHz，输出纹波包含基波和大量谐波，实测跳到 50mVpp。后级是一个 24bit 音频 ADC，它的 PSRR 只对电源引脚上的噪声有效，但 ADC 的数据手册可能只给了电源噪声灵敏度的某个参考曲线。如果你希望进入 ADC 的电源纹波小于 1mVpp，那 LDO 在开关频率附近至少需要 20 × log10(50 / 1) ≈ 34dB 的 PSRR。听起来不高，但很多 LDO 在 2.2MHz 处的 PSRR 已经掉到 20dB 出头，这时你就需要重新评估了。

如果系统里还有射频发射模块或者数字总线，它们会产生宽频带的电流噪声，这时不能只看开关频率单点的 PSRR，还要关注 100kHz 到几 MHz 整个频段。一个更稳妥的做法是画一条“需求曲线”：横轴是频率，纵轴是你允许的纹波幅度，然后把目标 LDO 的 PSRR 曲线覆盖上去，看两者的余量。这个过程虽然不复杂，但能逼着你在选型前把系统指标想清楚，比拿到实物再返工高效得多。

3.2 PSRR 曲线怎么看：低频、中频、高频三段论

我习惯把 PSRR 曲线分成三段来评估，每段的物理意义不同：

低频段 PSRR 差的设计，通常误差放大器只有一级或者增益很低，这在现代 LDO 里很少见，但偶尔会遇到低静态电流的微功耗 LDO，为了省电把偏置电流压到极低，导致开环增益掉到 50dB 以下。中频段的差异是选型时最需要留意的，因为音频电路的采样率、ADC 的调制频率往往落在这段。高频段则更多看芯片封装和功率管结构，PMOS 架构普遍在几百 kHz 之后滚降明显，NMOS 和级联结构会有明显优势。

3.3 多级 LDO 与附加滤波器的 PSRR 预算

单颗 LDO 的 PSRR 不够时，很多人会想到串两颗 LDO。两颗 LDO 的 PSRR 在理想情况下是相加的关系：如果第一颗在目标频段有 50dB，第二颗有 40dB，理论上串联后可以达到 90dB。但实际不能这么简单叠加，因为第二颗 LDO 的输出噪声会直接叠加在系统里，而且两颗 LDO 的环路相互作用可能导致低频段出现谐振。更常见也更实用的做法是“LC 滤波 + LDO”：在 LDO 输入端串一个磁珠或电感和电容构成 π 型滤波，把开关频率处的纹波先砍掉 20 到 30dB，再让 LDO 处理剩余的杂散。

我的实际项目经验是，高频段 PSRR 不足的问题，用输入端的 LC 滤波往往比换一颗更贵的 LDO 更有效。但要注意 LC 滤波的谐振峰，如果电感和电容的 Q 值太高，在谐振频率处反而会放大纹波。选磁珠时我会刻意选在目标频率处阻抗在几百欧姆以上的型号，并且并联一个 1µF 到 10µF 的陶瓷电容来压低谐振 Q 值。

4. 测量前的准备：不要让你的测试台架毁掉数据

4.1 输入注入网络：隔离直流、注入交流

测量 LDO 的 PSRR，核心思路是：在输入端叠加一个已知幅度的正弦纹波，然后测量输出端的残余纹波，两者相除就是 PSRR。但直接拿信号发生器接到电源输入端是不可行的，因为你既要给 LDO 提供直流偏置，又要注入交流信号，而且信号发生器的输出阻抗和电源内阻会影响注入效果。实践中常用一个简单的注入网络：直流电源通过一个功率电阻连接到 LDO 输入端，信号发生器通过隔直电容也连接到同一点，这样直流和交流就叠加在输入端了。

这个功率电阻的取值很关键。选大了，LDO 的压降会被吃掉一部分，导致 dropout 状态；选小了，交流信号会被直流电源的电容旁路掉，注入效率极低。我通常的做法是先用万用表确认 LDO 输入端在加负载时的电压余量，再选一个在目标电流下压降不超过 0.3V 的电阻，同时串联一个 100µF 的电解电容在直流电源输出端做隔离，让交流信号不会全部灌进直流电源。这样调整后，注入到 LDO 输入端的纹波幅度可以用示波器在注入点直接测量确认。

4.2 输出端测量的关键是探棒接地，不是示波器带宽

很多人会用示波器探头直接量 LDO 输出端，然后试图在时域里读出纹波幅度。这个方法在几十 mV 级别的纹波场景下勉强能用，但要测到几百 µV 级别的输出纹波，示波器探头自身的噪声和接地引线电感就会让你怀疑人生。一个典型错误是使用 10cm 长的接地鳄鱼夹引线，它会在几十 MHz 处形成谐振，把高频纹波放大到完全失真。

正确的做法是尽量使用探头自带的短接地弹簧，或者直接用一个同轴电缆连接到输出端，并就近在测试点焊一个小陶瓷电容到地，作为高频回路。另一个更推荐的做法是：不在时域里读数，而是把输出 AC 信号送到频谱分析仪或带 FFT 功能的示波器里，在频域里直接看目标频率处的幅度。这样既能避开时域噪声的影响，又能把 LDO 自身宽带噪声和目标纹波分离开，测量结果更接近真实 PSRR。

4.3 测量设备选择：频谱分析仪、示波器 FFT 还是网分？

不同设备测 PSRR 的侧重点不一样。一个带低噪声前置放大器的频谱分析仪是最适合测 PSRR 的，因为它的动态范围足够大，可以同时看到输入端注入信号和输出端残余信号，而不会让频谱分析仪自身的底噪盖过测量结果。如果手里只有示波器，尽量用高位数（12bit 以上）的型号，并开启平均模式；FFT 窗函数选择也有讲究，实测正弦纹波用 Hann 窗或者平顶窗，前者频率分辨率好，后者幅度精度高，测 PSRR 我更倾向于平顶窗。

网络分析仪测 PSRR 的原理是扫频注入、同步接收输出，能直接得到一条完整的 PSRR 曲线。但它的端口输出幅度通常很小，需要用功率放大器把信号提升到足够幅度，再配合偏置注入网络才能测 LDO。这个方法效率最高，但搭建复杂度也最高，一般适合需要对多颗样品做批量测试的场景。我个人的建议是：如果你的目标是快速判断一颗 LDO 是否符合项目需求，用“信号发生器 + 频谱分析仪”的组合就够了；如果要给供应商写测试报告或做批次一致性验证，再上网络分析仪。

5. 纹波抑制比实测的完整流程与误差修正

5.1 注入信号幅度和频率点的选择

实测时我会先在 1kHz 处注入一个 100mVpp 的正弦波，调整信号发生器输出幅度，用示波器在注入点确认实际纹波幅值，再切到频谱分析仪看输出端残余幅度。为什么选 100mVpp？太小了输出端的残余信号可能被 LDO 自身噪声淹没，太大了又可能让 LDO 进入非线性区，导致 PSRR 测量值虚高。100mVpp 是一个比较折中的幅度，既能让输出残余信号高于底噪 10dB 以上，又不会让误差放大器饱和。

频率点的选取同样重要。不要只测一个 1kHz 就下结论，至少测 10Hz、100Hz、1kHz、10kHz、100kHz、1MHz 这几个点，有条件的话按对数间隔多测几组。如果某几个频点附近正好落在开关电源的谐波上，更要单独测。我会把测出来的数据整理成一个表格，和 datasheet 曲线对比，如果偏差超过 10dB，就会进一步排查是测试台架的问题还是 LDO 本身批次差异。

5.2 输出 AC 信号采集与 FFT 平均次数

在频域测量里，平均次数是个容易踩的坑。平均太少，频谱底噪波动大，读出的残余纹波幅度误差大；平均太多，测试时间成倍增加，而且 LDO 的 1/f 噪声会让低频段测量值看起来比真实值偏大。我通常的做法是：低频段（小于 1kHz）平均 16 次，中高频段平均 8 次，然后对比两次独立测量的结果，如果偏差在 1dB 以内就认为数据可信。如果你发现不管怎么平均，输出端残余幅度都在抖动，那大概率是注入信号本身不稳定，或者测试环境的电磁干扰太强。

还有一个细节，采集输出 AC 信号时建议串联一个隔直电容，比如 10µF 的薄膜电容或者大容量陶瓷电容。这能防止示波器或频谱仪的输入端口被 LDO 输出电压偏置，尤其是在测量 5V 以上输出的 LDO 时，这个保护非常必要。隔直电容的容量不能太小，否则会和测量仪器的输入阻抗形成高通滤波器，把低频段的信号衰减掉，导致低频 PSRR 测量值虚高。

5.3 测量结果校验：输入底噪对 PSRR 上限的影响

任何测量都有一个物理极限：如果输入端本身的噪声基底就很高，那么即使 LDO 把注入纹波衰减得很干净，输出端残余的其实是来自输入端的宽带噪声，而不是目标纹波。这时候算出来的 PSRR 会明显低于真实值。所以测量前一定要先关掉信号发生器，单独测一次输入端和输出端的频谱底噪，记录下一组“环境底噪基线”。当输出端残余幅度接近这条基线时，说明测量系统的下限到了，测出来的 PSRR 不可信，需要提高注入信号幅度或者改善测试环境。

我一般在测试报告里会同时附上输入底噪基线和输出底噪基线，这个做法能避免很多不必要的“性能差”纠纷。有一次供应商反馈说某颗 LDO 的 PSRR 实测比 datasheet 低了 15dB，我们把测试记录调出来一看，输出端残余幅度已经贴着测量底噪了，把注入幅度从 100mVpp 提高到 500mVpp 之后再测，PSRR 立刻回到 datasheet 的典型值附近。

6. 实测中常见的坑与规避

6.1 接地环路：第一个要排查的隐性干扰源

实测 PSRR 时，如果发现低频段（尤其是 50Hz 到 1kHz）的测量结果乱七八糟，先别怀疑 LDO，先去查接地。示波器探头的地和频谱分析仪的地之间如果存在电位差，就会形成一个接地环路，相当于在输出端额外引入了一个共模干扰。更麻烦的是，直流电源和信号发生器往往都接了大地，两边的地电位不完全一致，就会在注入点产生工频电流，测量结果自然一塌糊涂。

解决的办法有几种：一是让所有测试仪器从同一个电源插座取电，用同一排插尽量减少地电位差；二是用隔离变压器给直流电源供电，切断接地环路；三是把信号发生器的输出设置为浮地模式，但有些仪器不支持，这时可以用一个隔离变压器耦合注入信号。我在实验室里最常用的方案是在注入网络里加一个小型音频隔离变压器，信号发生器经变压器再耦合到 LDO 输入端，既完成了隔直，又彻底斩断了地环路，实测效果立竿见影。

6.2 负载电流变化时 PSRR 的漂移

LDO 的 PSRR 不是恒定不变的，它跟负载电流密切相关。轻载时误差放大器的摆率足够用，环路增益也高，PSRR 表现好；重载时功率管的压降需要更大，误差放大器的工作点偏移，开环增益可能下降，PSRR 自然变差。有些 LDO 在 datasheet 里标注的 PSRR 曲线是在 100mA 负载下测的，但你的实际负载可能只有 10mA 或者高达 500mA，直接套用曲线数据就可能出问题。

我的建议是，在目标负载电流下实测 PSRR，而不只是看 datasheet。尤其是那些负载电流变化范围很大的系统，比如传感器在休眠和工作模式之间切换，PSRR 的变化可能达到 10dB 以上。如果你发现系统在满载时出现电源相关的杂散，不妨同时把负载电流和输出纹波频谱记录下来，很容易就能看出 PSRR 是否随着负载发生漂移。

6.3 datasheet 测试条件与实测不一致的排查路径

最后说一个所有人都绕不开的问题：为什么实测 PSRR 总是和 datasheet 对不上？我总结过几次排查路径，基本能覆盖大多数情况。首先确认测试条件，包括输入输出电压、负载电流、输出电容容值及 ESR、陶瓷电容还是电解电容、温度，这些因素任何一个不一致，PSRR 偏差都可能超过 5dB。其次确认测量方法，是频域还是时域读数，时域读数在纹波较小时误差极大，建议统一用频域。

如果条件和方法都排除了，再怀疑芯片本身。我曾经遇到过某款 LDO 的样片批次不同，PSRR 在中频段差了 8dB，后来看批次编码才发现供应商换了内部的 Wafer 来源。遇到这种情况，不要急着给样品判死刑，多测几颗，并和 FAE 确认最新的 datasheet 版本。把实测数据和 datasheet 曲线放在同一张图里，能直观看出偏差集中在哪个频段，结合前面提到的功率管结构和环路补偿机制，基本能判断出是设计问题还是批次问题。整个排查过程虽然琐碎，但每走一步都能加深你对 PSRR 这个参数的认知，下次再选型时，你就不用只看那一页漂亮的曲线了。