射频收发机设计实战：架构选型、指标拆解与PCB调试经验

射频收发机这五个字，放在系统工程师眼里是框图里的一个小方块，放在射频工程师手里就是一块要反复调匹配、测误码、压杂散、抠噪声系数的硬骨头。RF Transceiver，射频收发机，是无线通信设备最前端的核心电路，它直接决定了你的产品能不能打通、能通多远、通得稳不稳。这篇内容我想把这些年做射频收发机的架构选型、指标拆解、器件选型、PCB布局和调试排坑经验完整梳理一遍，给正在入门或刚接手项目的朋友一些能直接拿去用的参考，也给自己做个阶段性总结。

我会尽量用大白话把概念讲清楚，同时把计算和调试细节也放出来，因为我知道很多人第一次拿到收发机参考设计时，最缺的不是原理图，而是“为什么这么设计、指标怎么定、出了问题从哪查”。

1. 射频收发机的整体设计与架构拆解

1.1 收发机在无线系统里到底干的是什么活

先理清位置。一套完整的无线通信系统，从上到下大概是这样的：应用软件、协议栈、基带处理、射频收发机、天线。基带处理负责编码、调制、协议解析，出来的信号是数字IQ数据；天线负责把电磁波辐射出去或者接收进来；射频收发机就是夹在中间的那座桥，一边是数字域，一边是模拟射频域。

从功能上看，收发机里有两条独立的链路。发射链路把基带送来的IQ信号，经过数模转换、滤波、上变频、功率放大，变成高频率的射频信号送到天线；接收链路把天线捕捉到的微弱射频信号，经过低噪声放大、下变频、滤波、模数转换，变成基带能处理的IQ信号。很多人第一次看框图会觉得这不是很简单吗，不就是变频加放大。但实际设计时，每一条链路里都藏着大量折中，这些折中直接影响你产品的成本、功耗和性能。

收发机按实现方式划分，可以分成两大类：一类是集成收发机，射频收发、频率综合、滤波等全部封装进一颗芯片里，现在物联网、WiFi、蜂窝终端里用得非常多；另一类是分立方案，LNA、混频器、滤波器、PA、PLL各用各的器件搭起来，多用于基站、军用通信、仪器仪表和对性能要求极高的场景。集成方案开发快、体积小，但指标上限和调试自由度受限；分立方案设计周期长、调试难，但每一项指标都能抠到极致。

1.2 超外差、零中频、数字中频，三种架构怎么选

接收机架构是射频设计里第一个要拍板的事。超外差架构是最经典、也最“稳”的方案。它先把射频信号下变频到某个中频，比如70MHz或140MHz，在中频上做信道选择和放大，再第二次下变频到基带。为什么这么绕一圈？因为在较低的中频上，声表面波滤波器或晶体滤波器可以做得非常窄、矩形系数非常好，所以超外差的选择性和抗阻塞能力极强。代价是电路复杂，镜像抑制需要额外处理，成本高、体积大。

零中频架构则一步到位，本振频率等于射频频率，直接把信号下变频到0Hz附近的基带。没有镜像频率问题，不需要中频滤波器，集成度和成本优势非常明显，现在绝大多数WiFi、蓝牙、蜂窝手机射频前端都是这种架构。但零中频有它典型的几大痛点，直流偏置、闪烁噪声、IQ失配，这些会直接影响灵敏度、EVM和镜像抑制。不过现在的收发机芯片已经把自校准做得比较成熟，设计时主要精力放在电源、地、时钟和IQ走线的干净度上。

数字中频架构介于两者之间，它把第一次下变频后得到的较低中频直接用高速ADC采样，剩下的下变频和解调全部在数字域完成。这种方案灵活、抗干扰强，但ADC的采样率和位数要求高，功耗和成本偏大，更多用于软件无线电平台。选架构不能只看性能表，要结合你的频段、带宽、功耗预算和成本目标。我自己的经验是，2.4G/5G消费类产品优先考虑零中频集成方案，窄带物联网和高性能基站场景超外差仍然值得认真评估。

2. 核心指标不是用来膜拜的，是用来拆解和计算的

2.1 接收链路：灵敏度、噪声系数和动态范围的关系

很多人拿到数据手册，眼睛只盯着“接收灵敏度-97dBm”这种数字，但不知道怎么来的，更不知道调板子时该从哪下手。灵敏度本质上取决于三件事：信道带宽、系统的噪声系数、解调门限的信噪比要求。公式是灵敏度等于热噪声底、带宽、噪声系数和解调所需信噪比四者之和，单位转成dBm。

比如设计一个20MHz带宽的LTE接收机，热噪声底是-174dBm/Hz，10倍对数带宽是73dB，如果接收机整机噪声系数NF是3dB，解调需要的基础SNR是2dB，那么灵敏度就是-174加73加3加2，等于-96dBm。如果换成256QAM这种高阶调制，解调所需SNR可能要30dB，那灵敏度会急转直下到-68dBm左右。这里能看到两个关键点：一是带宽越宽灵敏度越差，所以超宽带系统对NF极其敏感；二是调制阶数越高，对链路底噪要求越苛刻。

动态范围则决定了接收机能同时处理强信号和弱信号的能力。强信号会把LNA压饱和，带外阻塞会让ADC削顶，所以接收机需要AGC自动增益控制来调节链路增益。调试时最怕遇到灵敏度正常、AGC一旦工作后就误码，这种问题往往不是NF变差，而是增益切换的迟滞和LNA偏置切换引入了毛刺或相位跳变。

2.2 发射链路：功率、线性度和EVM怎么权衡

发射链路的核心矛盾是效率、线性和功率三者的拉扯。PA的输出功率好理解，线性度看的是ACPR和EVM，效率则决定电池续航。比如设计一个WiFi 2.4GHz的发射链路，要求输出功率20dBm，调制方式是OFDM 64QAM，峰均比PAPR大约10dB，那么PA能承受的平均功率并不代表峰值功率，实际峰值已经到30dBm了。很多人只按平均功率来选PA，结果一上OFDM信号就削顶，EVM直接爆表。

ACPR是邻道泄漏比，它衡量的是发射信号对旁边频道的干扰。PA工作在接近饱和区时，三阶交调产物会迅速恶化，ACPR超标。解决办法有三个方向：一是降低PA输出回退，就是用更大概率空间的PA来换线性度，代价是效率下降；二是做数字预失真DPD，在基带把非线性反演掉，这是基站大功率PA的标准做法；三是优化PA的静态工作点，让它在目标功率点更接近线性区。EVM则和整个链路的相位噪声、IQ不平衡、本振泄漏都相关，调试时要逐个排除。

2.3 实际项目里的链路预算演练

我自己在做一款Sub-GHz物联网节点时，算过一次完整的接收链路预算。目标频段868MHz，带宽125kHz，调制方式是LoRa的SF12，解调灵敏度目标对噪声底的要求其实比较苛刻，因为LoRa的扩频增益高，解调所需SNR可以低到-20dB左右，这对NF的要求相对宽松。

链路参数这样定：信道带宽125kHz，10倍对数带宽是51dB，噪声系数目标是2.5dB，解调所需SNR为-20dB。那么理论灵敏度就是-174加51加2.5减20，等于-140.5dBm。实际产品能做到-137dBm就算很好了，因为还要考虑天线损耗、匹配损耗和晶振频率误差。发射这边，最大输出功率14dBm（也就是25mW），天线增益0dBi，两节点间距5公里，自由空间损耗按868MHz算是约105dB，接收端收到的信号强度大概是-91dBm，依然远高于灵敏度门限，链路余量充足。这个算式的意义在于告诉你，每一个指标都要能做到“预算里有钱”，而不是只看某一项标得漂不漂亮。

3. 器件选型与PCB匹配的实操经验

3.1 频率源选型：PLL+VCO的环路设计不能只看一页参数

收发机里的本振信号由频率综合器提供，市面绝大多数方案都是PLL加VCO，集成收发机芯片里也都有内建的PLL。PLL设计的核心权衡是相位噪声、锁定时间和杂散。

环路滤波器是PLL最容易翻车的地方。环路带宽设窄，相位噪声在带内会被参考时钟的相噪主导，带外又能很好地抑制VCO噪声，但锁定时间会变长；环路带宽设宽，锁定快，但VCO噪声抑制变差，参考杂散也可能更大。我通常把环路带宽设在鉴相频率的十分之一到二十分之一之间，相位裕度控制在50度左右，这样兼顾稳定性和锁定时间。实际调板时，参考杂散如果压不下去，优先检查VCO供电的去耦、PLL芯片的电源纹波和PCB地平面，而不是急着改环路滤波器参数。

还有一点很多人忽略：VCO的KVCO不是恒定的，调谐电压范围对应不同的增益，如果你的调谐电压落在电源轨附近，VCO相噪会明显恶化。设计时预留足够调谐电压余量，别把VCO推到它的电压边缘。

3.2 LNA、PA、混频器和滤波器怎么选型

分立方案里每颗器件的选型都有讲究。LNA首先看噪声系数NF和增益，还要看OIP3（输出三阶截点），这决定了大信号输入时它会不会产生交调干扰。一颗NF只有0.5dB、OIP3只有10dBm的LNA，在强干扰场景可能还不如NF稍微差一点但OIP3到20dBm的LNA，因为阻塞信号会把前者压到饱和。

PA选型主要看工作频段、输出功率、增益和效率曲线。注意PA的增益是温度和供电电压的函数，低温启动时增益最高，可能把后级打饱和，所以驱动级要留好余量。混频器要看转换损耗、1dB压缩点和端口间隔离度，特别是LO到RF的泄漏，这会直接影响发射指标和接收机灵敏度。滤波器选型牵扯到插入损耗、带外抑制和群时延，SAW和BAW滤波器在带外的陡降非常漂亮，但群时延波动会伤到高阶调制信号的EVM，宽带系统要注意这点。

集成收发机方案相对省心，但外部的balun、匹配网络和电源滤波网络仍然需要自己调。我的习惯是先按参考设计画一版，然后针对目标频段微调匹配，千万不要迷信参考设计；参考设计是在它的叠层和布局条件下调过的，你的板子叠层、地孔、屏蔽罩位置一变，最优匹配必然跟着变。

3.3 射频PCB布局的几条硬经验

射频PCB布局是决定电路能不能达到标称指标的分水岭。我踩过最深的坑是地平面不连续。射频走线下方必须是完整地平面，一旦被分割，阻抗不连续会带来反射和辐射，灵敏度立刻掉好几dB。晶振、PLL和射频链路之间要拉开距离，尤其是晶振的谐波正好落在接收频段时，整机灵敏度会非常难看。

除了地，电源去耦是另一个隐藏杀手。数字电路高速切换时产生的开关噪声会通过电源网络耦合到VCO和LNA，导致相噪恶化和灵敏度下降。我的做法是每个敏感射频芯片的电源引脚都用不同容值的电容组合，0.1uF、1nF和100pF搭配使用，并且尽量靠近引脚放置。对于集成收发机，RF输出和输入走线最好包地，相邻层必须是完整地，屏蔽罩拼接地要密，一般每隔2mm放一个地孔。

匹配网络的位置也要讲究。LNA输入端的匹配电感电容要尽量靠近芯片引脚，PA输出匹配到天线的走线尽量短粗，微带线阻抗控制到50欧。阻抗匹配的时候，我习惯先用矢量网络分析仪看史密斯圆图，再根据实际频偏微调串并联电抗值。曾经遇到一个2.4G频段产品，天线端回波损耗只有-8dB，怎么改匹配都改善不了，最后发现是天线馈电点旁边有一个空焊盘形成寄生电容，清掉后回波直接到了-18dB。所以调试时不要只盯着原理图，板上的每个铜皮都是电路的一部分。

4. 调试过程实录与问题排查技巧

4.1 仪器仪表怎么搭测试环境

射频调试离不开三件套：频谱仪、矢量网络分析仪和信号源。测灵敏度时，最简单的方法是信号源输出已知功率的调制信号，经过线缆和夹具连接到接收机，然后用基带软件抓误码率和PER包错误率。注意线缆损耗要提前校准，最好在做测试前用功率计实测一下从信号源输出口到接收机输入端的插损，别只信线缆标签上的标称值。

矢量网络分析仪主要用于测阻抗匹配、S参数和隔离度。调LNA输入匹配时，先把VNA校准到测试夹具末端，用电子校准件做完SOLT校准，再看S11参数，目标是让史密斯圆图上的曲线收敛到50欧附近。频谱仪用来观测发射频谱、杂散、相位噪声和ACPR。测ACPR时一定要看清分辨率带宽RBW，不同通信标准对RBW和积分带宽都有明确要求，乱设RBW测出来的ACPR会差出好几个dB。

相噪测试如果条件有限，可以先用频谱仪的最大保持功能粗看本振底噪，但精确测量还是得用信号源分析仪或专用相噪测试系统。别小看夹具和线缆的屏蔽质量，测微带线附近的杂散时，一根裸露的SMA线缆就可能感应进-70dBm的干扰信号，让你误判板子有杂散。

4.2 五个高频问题的排查实录

第一个问题：灵敏度差。先排除测试路径损耗校准错误，再分级测噪声系数。如果整机NF比设计值高出3dB以上，优先怀疑LNA供电、偏置是否正常，然后是输入端匹配是否失谐。曾经遇到一款模块明明LNA的S11驻波比很好，灵敏度却差7dB，最后用热噪声功率计测量才发现LNA增益比标称少了8dB，原因是偏置电阻虚焊导致工作点偏移。

第二个问题：发射ACPR超标。先把输入功率回退3dB，如果ACPR立即改善，说明PA工作在饱和区，需要加大回退或者降低驱动级增益；如果回退后还超标，再看PA电源电压是否纹波过大，PA的栅极或者集电极供电纹波会通过AM-PM转换恶化邻道性能。还有一次是滤波器后级有轻微失配，反射回来的信号在PA输出端形成驻波，把ACPR顶超标了，用VNA看输出回波后加了一级隔离器解决。

第三个问题：本振泄漏。零中频发射机里本振泄漏通常来自LO到RF的电容耦合和IQ直流偏置不平衡。先用IQ校准软件还原直流偏置校准，如果还超标，检查本振走线和PA输入走线有没有平行长距离耦合，必要时在中间加地孔隔离。

第四个问题：IQ不平衡导致镜像抑制差。镜像抑制指标在很多集成收发机里是通过IQ校准实现的，但校准的前提是I路和Q路的插损、相位延迟一致。如果校准后镜像抑制仍然只有30dBc，很可能是IQ差分走线长度不相等或者串联电阻不对称，用万用表量一下串阻，再检查走线等长设计。

第五个问题：TDD收发切换时误码。这个在时分双工系统里特别常见，切换瞬间电源电压跌落导致VCO失锁或者PA开启瞬间把接收机底噪抬高。排查时用示波器抓切换时刻的电源波形，看有没有跌落超过100mV，再检查PA的使能信号和LNA使能信号时序是否满足收发机芯片的要求。

4.3 射频故障排查速查表

5. 不同应用场景下的射频收发机设计差异

5.1 Sub-GHz物联网：性能与功耗的平衡

Sub-GHz频段穿透性好、覆盖远，常用于LoRa、Sigfox、Wi-SUN等物联网协议。这类产品和手机WiFi不同，对数据速率要求不高，但对灵敏度和功耗极其敏感。一颗Sub-GHz收发机的接收电流可能只有5mA上下，睡眠电流做到1uA以内，和WiFi动辄几百毫安完全不一样。

设计这类收发机时，发射功率往往不是主角，真正花时间的反而是射频前端的接收匹配、晶振校准和天线效率。很多物联网节点放在偏远地区，一个钮扣电池要用好几年，所以每次接收前的RX窗口不能开太长，晶振起振时间和温漂要算清楚。此外Sub-GHz的频段在不同地区划分不同，比如欧洲868MHz、北美915MHz，设计时最好做成宽频覆盖的匹配网络，或者使用可切换的匹配电感电容阵列。

5.2 2.4GHz/5GHz Wi-Fi与蓝牙：带宽和干扰是主线

2.4GHz频段拥挤是出了名的，蓝牙、WiFi、ZigBee、微波炉都在这里。WiFi的OFDM信号峰均比高，对PA线性和EVM要求高；蓝牙的跳频要快速锁定频率，所以PLL的锁定时间必须短。设计2.4G双模收发机时，射频开关切换和天线共用的损耗要认真评估，多一根走线就可能吃掉0.5dB灵敏度。

5GHz频段的问题主要是路径损耗大、金属环境反射强，以及PCB板材损耗比2.4G更大。这时候不光是射频芯片选型，整个PCB的介电常数稳定性和内层铜箔粗糙度都会影响最终灵敏度。我做过一款双频WiFi模块，2.4G灵敏度-97dBm、5G灵敏度做到-89dBm，规格书上5G标称能到-91dBm，差了2dB也达标，但客户测试环境一苛刻就翻车，最后通过优化5G频段走线阻抗和LNA匹配，才把灵敏度做到-90.5dBm以上。这里想说的是，越高频，PCB加工的一致性越重要，同样的设计换一个PCB厂商生产，指标波动会非常明显。

5.3 软件无线电与宽带收发机：灵活的代价是调试复杂度

像AD9361这类宽带收发机，频率范围覆盖几百MHz到6GHz，支持从窄带到几十MHz的宽带信号，一颗芯片就是一个完整的RF Transceiver。这类方案的优势是灵活，一个硬件平台可以适配多种制式、多种频段，缺点是对软件校准和驱动配置的依赖非常重，很多射频性能问题其实出在初始化配置不对。

用这类芯片时，我总结的经验是要先跑通自带的自校准流程，包括滤波器校准、IQ校准、本振泄漏校准，然后再接外部信号源做端到端测试。宽带收发机的增益控制和外部LNA/PA的协同需要软件配合好，否则AGC收敛速度慢，会直接影响通信成功率。它的电源设计也比专用窄带芯片复杂得多，因为内部同时有VCO、ADC、DAC、数字逻辑和PA驱动，不同模块的电源隔离不够会互相干扰，调试这类板子的电源完整性比调匹配更费时间。

6. 写在最后的一点个人经验

这些年下来，我对射频收发机最深的体会是，指标不是算出来的，而是量出来的。做设计时链路预算给你的是一个起点，真正的差距都藏在那些数据手册不写的地方——地平面完不完整、晶振旁边有没有高速信号走线、PA开关瞬间有没有把VCO带偏、SMA连接器的焊盘是不是离地孔太远。这些都是常规仿真软件不容易暴露的问题，只能靠一块一块板子去调、去修、去总结。

最后分享一个调试小技巧：每次拿到新板子，不要急着上电测满指标，先用万用表把电源到地阻抗量一遍，确认没有短路；然后依次给各电源轨上电，用示波器看每一路电压的波形和纹波；最后再灌信号测射频。这个顺序看着基础，但能帮你省掉至少一半的排查时间。射频没有捷径，但你按链路一层层查下去，问题一定会现身。