EMC设计前移：从原理图到量产的可量化风险评估方法

1. 项目缘起与整体设计思路

1.1 为什么EMC设计总在最后一刻才被想起

做硬件这行的朋友大概都有过类似的经历：板子画完了，功能跑通了，样机装进壳子里，送去实验室做认证，结果辐射发射曲线在30MHz到300MHz之间冒出一堆尖峰，传导骚扰在低频段也压不住。整改一轮下来，改PCB、换电容、贴铜箔、加磁环，折腾两三个月，项目进度被拖得面目全非。更让人头疼的是，有些问题在实验室里改好了，一到量产批次又冒出来，因为器件批次差异、结构件公差、线缆走线方式变了，EMC性能跟着飘。

这个项目就是冲着这个痛点去的。核心目标不是写一份“EMC设计规范”那种放之四海而皆准的文档，而是建立一套可操作、可量化、可追溯的EMC设计与风险评估方法。说白了，就是在原理图阶段就开始识别风险，在Layout阶段就把该留的余量留出来，在样机阶段用最小的代价验证最关键的项，而不是等到认证前才去赌运气。

整套方法围绕三个维度展开：干扰源特性分析、耦合路径识别、敏感体耐受度评估。这三个维度构成了EMC问题的基本模型，任何电磁兼容问题都可以拆解到这三个要素上。设计阶段做的是削弱干扰源、切断耦合路径、提高敏感体抗扰度；风险评估阶段做的是判断当前设计在这三个维度上的余量够不够，哪些地方可能出问题，出了问题往哪个方向排查。

1.2 方案选型的几个关键取舍

市面上关于EMC设计的资料不少，但大多数要么偏理论，讲一堆麦克斯韦方程和天线模型，看完还是不知道怎么改板子；要么偏经验，列一堆“加电容、加磁珠、加屏蔽”的招数，但不说清楚什么条件下用哪一招、用多大参数、为什么这么选。这个项目在方法设计上做了几个明确的取舍。

第一，以频域分析为主线，时域为辅。EMC测试的最终指标是频域上的限值曲线，辐射发射看的是不同频点的场强，传导骚扰看的是不同频段的电压电流。所以整个分析框架以频域为核心，把干扰源的频谱特性、耦合路径的频率响应、敏感体的频域耐受度串起来。时域分析只在判断周期性信号的高次谐波分布、开关波形的上升沿下降沿影响时用到。

第二，用“风险矩阵”代替“一刀切规范”。不同产品对EMC的要求差异很大，消费类电子产品可能只要求过Class B，工业设备可能要求更严的Class A，车载电子还有额外的瞬态抗扰要求。如果不管什么产品都套同一套设计规则，要么过度设计浪费成本，要么设计不足导致认证失败。风险矩阵的思路是：根据产品类型、工作环境、认证等级、成本约束四个维度，给每个EMC风险项打分，然后根据总分决定投入多少资源去处理。

第三，把仿真和实测结合起来，但不依赖仿真。全波电磁仿真工具很强大，但建模时间长、参数获取难、结果解读需要经验。这个项目里仿真只用在两个场景：一是前期评估关键结构的谐振频率，比如机箱腔体谐振、散热器与PCB之间的寄生电容；二是后期对整改方案做快速验证，比如加一个屏蔽罩之后辐射场强大概降多少。真正的设计决策还是靠工程经验和实测数据。

第四，风险评估贯穿全流程，不是一次性动作。很多团队做风险评估就是评审会上过一遍清单，打完勾就完事。这个项目把风险评估拆成四个节点：原理图评审、Layout评审、样机测试、量产前评审。每个节点的评估重点不同，原理图阶段看滤波和接地设计，Layout阶段看回流路径和隔离，样机阶段看实测余量，量产前看工艺一致性和器件替代风险。

2. 核心细节解析与实操要点

2.1 干扰源分析：先搞清楚谁在捣乱

任何EMC问题都要先找到干扰源。电子产品里常见的干扰源就那么几类：开关电源的开关节点、时钟电路的高速边沿、DC-DC变换器的电感电流纹波、电机驱动的PWM信号、无线通信模块的射频载波。每一类的频谱特性不一样，处理手段也不一样。

开关电源的干扰主要集中在开关频率及其谐波上。比如一个开关频率200kHz的Buck电路，它的基波在200kHz，二次谐波400kHz，一直到几十MHz都有能量。开关节点电压波形的上升沿和下降沿越陡，高频谐波越丰富。上升时间10ns的方波，其频谱包络的第一个转折频率在1/(π×10ns)≈32MHz，之后以-40dB/decade滚降。如果上升时间做到5ns，转折频率翻倍到64MHz，高频段能量明显增加。所以对于开关电源，适当放缓开关速度、加缓冲电路，是降低高频干扰的有效手段。

时钟电路的干扰集中在时钟频率及其奇次谐波上。一个25MHz的时钟，谐波在75MHz、125MHz、175MHz等位置。如果时钟走线靠近板边或者连接器，这些谐波很容易通过线缆辐射出去。处理时钟干扰的核心是缩短时钟走线、包地处理、远离接口区域。如果时钟频率可以选，尽量避开敏感频段，比如避开调频广播频段。

DC-DC变换器的电感电流纹波产生的磁场干扰容易被忽视。电感是绕线结构，电流流过时会产生磁场，如果电感没有屏蔽，磁场会耦合到附近的走线或敏感电路上。处理方法是选用屏蔽电感、增大电感与敏感电路的距离、在电感下方铺铜并接地。

实操心得：分析干扰源时，不要只看原理图上的器件参数，一定要结合PCB上的实际布局。同一个电路，布局不同，干扰源的等效天线效率可能差十几dB。我见过一个案例，同样的DC-DC电路，一个版本把电感放在板边，另一个版本放在板中心，辐射测试结果差了8dB。

2.2 耦合路径识别：干扰是怎么跑出去的

干扰源找到了，接下来要搞清楚干扰是怎么从源头跑到外面去的。耦合路径分两大类：传导耦合和辐射耦合。传导耦合通过导线、PCB走线、电缆屏蔽层等导体传播；辐射耦合通过空间电磁场传播。

传导耦合里最常见的是共模传导和差模传导。差模传导是干扰电流在信号线和回流线之间流动，通常由开关电源的输入电流纹波引起。共模传导是干扰电流在信号线和地之间流动，通常由寄生电容耦合引起。比如开关节点对散热器的寄生电容，散热器又通过机壳接地，干扰电流就通过这条路径流到地线上，再通过电缆辐射出去。

辐射耦合里最常见的是电缆天线效应和缝隙泄漏。电缆天线效应是指设备内部的干扰信号耦合到电缆上，电缆像天线一样把干扰辐射出去。电缆越长、越靠近干扰源，辐射效率越高。缝隙泄漏是指机箱上的孔缝、接缝、通风口等结构，让内部的电磁场泄漏出去。缝隙的尺寸接近或大于干扰信号波长的四分之一时，泄漏会明显增强。

识别耦合路径的实操方法：用近场探头配合频谱分析仪，沿着PCB和电缆逐段扫描，找到场强最高的位置。然后用排除法，断开某条电缆或屏蔽某个区域，看辐射是否下降。如果断开某条电缆后辐射明显下降，说明这条电缆是主要的辐射路径，需要重点处理。

2.3 敏感体耐受度评估：设备能扛住多少干扰

敏感体是指设备中容易受干扰影响的电路或器件。常见的敏感体包括：模拟小信号电路、传感器接口、复位电路、通信接口、MCU的时钟和数据线。评估敏感体的耐受度，需要知道两个参数：干扰强度和抗扰阈值。

干扰强度可以通过实测或仿真获得。比如用近场探头测出某个位置的磁场强度，或者用场强仪测出设备附近的电场强度。抗扰阈值需要查器件手册或做注入测试。比如MCU的复位引脚，通常有一个最低复位电压阈值，如果干扰耦合到复位引脚上导致电压低于阈值，MCU就会误复位。

评估敏感体耐受度的核心是留余量。不能等到干扰强度刚好等于抗扰阈值才去处理，那样稍微有点波动就出问题。一般建议留6dB到10dB的余量。对于安全相关的电路，比如医疗设备的生命体征监测电路，余量要留到20dB以上。

注意事项：敏感体的抗扰阈值会随温度、电压、器件批次变化。做评估时要用最坏情况下的参数，而不是典型值。比如MCU的复位阈值，要查手册中的最小值，而不是典型值。

3. 实操过程与核心环节实现

3.1 原理图阶段的EMC设计检查

原理图阶段是EMC设计的第一道关口。这个阶段改设计的成本最低，但很多团队往往不重视，觉得“等Layout再说”。实际上，原理图阶段决定了滤波电路的结构、接地策略、接口保护方案，这些在Layout阶段很难大改。

滤波电路设计是原理图阶段的核心。对于电源输入，通常需要π型滤波或LC滤波。滤波器的截止频率要低于需要衰减的干扰频率。比如开关电源的开关频率200kHz，需要衰减到认证限值以下，滤波器的截止频率一般设在20kHz到50kHz之间。电感的选型要注意额定电流和直流电阻，电容的选型要注意耐压和温度特性。

对于信号接口，比如USB、HDMI、以太网，需要根据接口的速率和敏感度选择合适的共模扼流圈和ESD保护器件。共模扼流圈的阻抗特性要匹配干扰频段，ESD保护器件的响应时间要足够快。

接地策略在原理图阶段就要确定。是单点接地还是多点接地？数字地和模拟地是分开还是合并？屏蔽层怎么接？这些问题在原理图上就要标注清楚。一般来说，低频电路用单点接地，高频电路用多点接地。数字地和模拟地可以在ADC芯片下方单点连接，避免数字噪声串到模拟区域。

接口保护方案也要在原理图阶段确定。对于暴露在外的接口，比如电源输入、通信接口、传感器接口，需要加TVS管、压敏电阻、气体放电管等保护器件。保护器件的选型要考虑浪涌等级、响应时间、寄生电容。比如高速数据线上的ESD保护器件，寄生电容要小于1pF，否则会影响信号完整性。

3.2 Layout阶段的EMC设计要点

Layout阶段是EMC设计的主战场。同样的原理图，不同的Layout，EMC性能可能差很多。这个阶段的核心是控制回流路径和减少寄生参数。

回流路径设计是Layout阶段的第一原则。任何信号电流都要有回流路径，回流路径的面积越小，辐射越小。对于高速信号，回流电流总是走阻抗最低的路径，通常是信号线正下方的地平面。所以高速信号线一定要有完整的地平面参考，不能跨分割。如果信号线跨了地平面的分割，回流路径被迫绕远，形成一个大的环路，辐射会明显增加。

电源平面设计也很关键。电源平面和地平面之间的寄生电容可以起到高频去耦的作用。电源平面的分割要合理，不同电压域之间要保持足够的间距，避免耦合。去耦电容的摆放要靠近芯片的电源引脚，回路面积要小。

接口区域的Layout要特别注意。接口连接器附近是干扰进出设备的主要通道，这个区域的走线要短、要直、要远离板边。接口的滤波器件要靠近连接器摆放，滤波后的信号再进入板内。接口区域的地平面要单独处理，通常用“干净地”和“脏地”分开，中间用磁珠或0欧电阻连接。

晶振和时钟电路的Layout要遵循“短、近、包地”原则。晶振尽量靠近芯片，走线尽量短，晶振下方不要走其他信号线，晶振周围包地并多打地过孔。如果时钟信号需要分配到多个器件，尽量用时钟缓冲器，避免长距离走线。

实操心得：Layout阶段做EMC检查时，我习惯用“电流回路法”逐条检查关键信号。拿一支笔在PCB图上画出每条关键信号的回流路径，看看回流路径是否连续、面积是否最小。这个方法比看规则检查报告直观得多，也更容易发现隐藏的问题。

3.3 样机阶段的EMC测试与整改

样机阶段是验证设计效果的时候。测试项目通常包括：辐射发射、传导发射、辐射抗扰度、传导抗扰度、ESD、EFT、浪涌。测试之前要先做预测试，用近场探头和频谱分析仪在实验室内初步扫描，找出可能的超标频点，提前准备整改方案。

辐射发射测试是最容易出问题的项。测试在电波暗室或开阔场进行，设备放在转台上，天线在3米或10米距离接收。测试频段通常是30MHz到1GHz，有些产品要求测到6GHz。超标频点通常出现在开关频率的谐波、时钟谐波、电缆谐振频率上。

传导发射测试主要测电源端口的干扰电压。测试频段通常是150kHz到30MHz。超标频点通常出现在开关频率的低次谐波上。传导发射的整改手段主要是加滤波器、调整滤波参数、改善接地。

ESD测试是模拟人体静电放电对设备的影响。测试电压通常为接触放电4kV、空气放电8kV。ESD整改的核心是泄放路径和屏蔽。设备外壳的接地点要低阻抗，接口的ESD保护器件要响应快、钳位电压低。

EFT测试是模拟电快速瞬变脉冲群对设备的影响。测试电压通常为1kV到4kV。EFT整改的核心是滤波和隔离。电源端口加共模扼流圈和X电容，信号端口加共模扼流圈和TVS管。

整改时要注意优先级。先处理影响最大、成本最低的项。比如先检查接地和屏蔽，再考虑加滤波器件。先处理低频段的问题，再处理高频段的问题。因为低频段的问题通常由差模干扰引起，处理起来相对简单；高频段的问题通常由共模干扰和寄生参数引起，处理起来更复杂。

3.4 量产前的EMC风险评估

量产前的EMC风险评估是最后一道关口。这个阶段要确认的是：设计余量够不够、工艺一致性好不好、器件替代有没有风险。

设计余量评估：把样机测试的数据和认证限值对比，计算每个频点的余量。一般建议余量至少6dB，关键频点建议10dB以上。如果余量不足，要考虑增加滤波器件或调整Layout。

工艺一致性评估：检查量产版本的PCB和样机版本有没有差异，比如走线宽度、间距、层叠结构、器件布局。检查结构件的公差会不会影响屏蔽效果，比如机箱接缝的缝隙宽度、导电泡棉的压缩量。

器件替代风险评估：如果量产时用了替代器件，要评估替代器件的EMC性能是否和原器件一致。比如电感的屏蔽效果、电容的等效串联电阻、TVS管的响应时间。替代器件的参数差异可能导致EMC性能下降。

注意事项：量产前的EMC风险评估一定要做小批量试产验证，不能只看样品测试报告。小批量试产可以暴露工艺一致性问题，比如焊接不良导致的接地阻抗变大、器件贴装偏移导致的寄生参数变化。

4. 常见问题与排查技巧实录

4.1 辐射发射超标：从频点定位到整改

辐射发射超标是最常见的问题。排查思路是：先确定超标频点，再判断干扰源类型，然后找耦合路径，最后定整改方案。

超标频点定位：看测试报告上的峰值频率。如果频点是开关频率的整数倍，干扰源很可能是开关电源。如果频点是时钟频率的整数倍，干扰源很可能是时钟电路。如果频点没有明显规律，可能是电缆谐振或结构谐振。

干扰源判断：用近场探头在PCB上扫描，看哪个区域的场强最高。如果开关电源区域场强高，重点处理开关节点。如果时钟区域场强高，重点处理时钟走线。如果接口区域场强高，重点处理接口滤波和接地。

耦合路径确认：断开某条电缆或屏蔽某个区域，看辐射是否下降。如果断开电源线后辐射下降，说明电源线是主要辐射路径。如果断开信号线后辐射下降，说明信号线是主要辐射路径。如果屏蔽某个区域后辐射下降，说明该区域有缝隙泄漏。

整改方案选择：根据耦合路径选择整改手段。传导耦合加滤波器，辐射耦合加屏蔽或改Layout。滤波器的参数要根据超标频点选择，比如超标频点在100MHz，滤波器的截止频率要设在10MHz以下。

常见辐射发射问题速查表：

4.2 传导发射超标：差模还是共模

传导发射超标要先判断是差模干扰还是共模干扰。判断方法：用电流探头分别测火线和零线的电流，如果两者方向相反、大小相等，是差模干扰；如果两者方向相同、大小相等，是共模干扰。

差模干扰整改：差模干扰主要由开关电源的输入电流纹波引起。整改手段是加X电容和差模电感。X电容跨接在火线和零线之间，差模电感串在火线和零线上。X电容的容量要根据干扰频段选择，一般0.1μF到1μF。差模电感的电感量要根据电流和频率选择，一般几十μH到几百μH。

共模干扰整改：共模干扰主要由寄生电容耦合引起。整改手段是加Y电容和共模扼流圈。Y电容跨接在火线/零线和地之间，共模扼流圈串在火线和零线上。Y电容的容量受漏电流限制，一般小于10nF。共模扼流圈的电感量一般几mH到几十mH。

实操心得：传导发射整改时，先判断差模还是共模，再选器件。我见过不少案例，明明是共模干扰，却拼命加X电容，结果一点效果没有。判断方法很简单，用电流探头卡在火线和零线上，如果电流相互抵消，就是差模；如果电流叠加，就是共模。

4.3 ESD测试失败：泄放路径和屏蔽

ESD测试失败通常表现为设备复位、死机、通信中断、显示异常。排查思路是：先确定放电点和失效模式，再找干扰耦合路径，最后定整改方案。

放电点确定：ESD测试时，放电枪会打在设备外壳的各个位置，包括接缝、螺丝、接口金属壳、按键、显示屏。记录每次放电后的失效现象，找出最敏感的放电点。

耦合路径分析：ESD电流会通过外壳、PCB、电缆传播。如果放电点靠近某个接口，ESD电流可能通过接口的金属壳耦合到PCB上。如果放电点靠近显示屏，ESD电流可能通过显示屏的排线耦合到主板上。

整改方案：ESD整改的核心是泄放和屏蔽。外壳的接地点要低阻抗，确保ESD电流快速泄放到地。接口的金属壳要直接连接到PCB的地平面上，不要通过长走线连接。敏感电路要加屏蔽罩或导电泡棉。复位电路和通信接口要加TVS管。

常见ESD问题速查表：

4.4 风险评估的常见误区

做EMC风险评估时，有几个常见的误区需要避免。

误区一：只看测试报告，不看设计细节。测试报告只能反映样机在特定条件下的表现，不能反映量产一致性。风险评估要结合设计细节，比如接地方式、滤波参数、屏蔽结构。

误区二：只关注超标项，不关注余量不足项。有些频点虽然没有超标，但余量只有2dB到3dB，量产时稍微有点波动就可能超标。这些频点也要列入风险清单。

误区三：只评估样机，不评估工艺。样机的焊接质量、器件参数、结构装配都是最优的，量产时可能打折扣。风险评估要考虑工艺公差和器件批次差异。

误区四：只做一次评估，不做迭代。EMC风险评估不是一次性动作，设计改了、器件换了、结构变了，都要重新评估。建议在每个设计节点都做一次风险评估，形成闭环。

实操心得：我习惯用“风险清单”来管理EMC风险。清单里列出每个风险项的描述、影响程度、发生概率、当前措施、责任人、完成时间。每周更新一次，直到所有风险项关闭。这个方法虽然简单，但很有效，能避免遗漏。

5. 工具选型与测试环境搭建

5.1 近场探头与频谱分析仪的选择

近场探头是EMC排查的必备工具。它可以把空间中的电磁场转换成电压信号，送到频谱分析仪上显示。近场探头分电场探头和磁场探头两种。电场探头对电压变化敏感，适合查找开关节点、时钟走线等电压跳变的位置。磁场探头对电流变化敏感，适合查找电源走线、电感、电缆等电流路径。

选近场探头时要注意频率范围和灵敏度。频率范围要覆盖需要排查的频段，一般从几十kHz到几GHz。灵敏度要足够高，能测到微弱的场强。探头的分辨率也很重要，分辨率越高，定位越准确。

频谱分析仪的选择要考虑频率范围、分辨率带宽、动态范围。频率范围要覆盖测试频段，一般从9kHz到3GHz或6GHz。分辨率带宽要可调，从1Hz到1MHz。动态范围要足够大，能同时看到强信号和弱信号。

5.2 预测试环境的搭建

预测试环境不需要像认证实验室那么正式，但也要尽量模拟实际测试条件。一个简易的预测试环境包括：一个屏蔽室或半屏蔽室、一个转台、一个天线、一个频谱分析仪、一套近场探头。

屏蔽室可以用铜网或导电布搭建，尺寸至少3米×3米×2.5米。转台可以用步进电机驱动，转速可调。天线可以用宽带天线，覆盖30MHz到1GHz。频谱分析仪可以用便携式的，方便移动。

预测试的步骤：把样机放在转台上，天线放在3米距离，转台旋转360度，频谱分析仪记录每个角度的辐射场强。找出最大值和对应的频率。然后用近场探头在PCB上扫描，定位干扰源。

注意事项：预测试环境虽然不如认证实验室精确，但可以用来做对比测试。比如改了一个滤波电容，看辐射有没有下降。预测试的结果不能直接用来判断是否合格，但可以用来判断整改方向对不对。

5.3 仿真工具的应用场景

电磁仿真工具在EMC设计中有两个主要应用场景：一是前期评估关键结构的谐振特性，二是后期验证整改方案的效果。

前期评估时，可以用仿真工具计算机箱的腔体谐振频率。机箱是一个金属腔体，内部电磁场会在特定频率上谐振。谐振频率与腔体尺寸有关，尺寸越大，谐振频率越低。如果机箱的谐振频率落在干扰源的频段内，辐射会明显增强。仿真可以提前发现这个问题，通过调整腔体尺寸或加隔板来避开谐振。

后期验证时，可以用仿真工具评估屏蔽罩的效果。屏蔽罩的屏蔽效能与材料、厚度、缝隙尺寸有关。仿真可以快速比较不同方案的屏蔽效能，选择最优方案。

仿真工具的局限性也很明显：建模时间长、参数获取难、结果解读需要经验。所以仿真不能代替实测，只能作为辅助手段。

6. 从案例中学到的经验

6.1 一个开关电源辐射超标的整改过程

某项目用一个开关频率300kHz的Buck电路给主控供电。样机做辐射发射测试时，在30MHz到100MHz频段发现多个超标频点，最大超标6dB。超标频点的间隔是300kHz，判断是开关电源的谐波。

用近场探头扫描PCB，发现开关节点和输入回路的场强最高。开关节点是一个铜箔区域，连接电感和续流二极管。输入回路是输入电容到开关管的走线。这两个区域的环路面积都比较大。

整改措施：第一，缩短输入回路的走线，把输入电容尽量靠近开关管，减小环路面积。第二，在开关节点上加RC缓冲电路，电阻10Ω，电容1nF，降低开关速度。第三，在电源输入线上加共模扼流圈，电感量1mH。整改后重新测试，超标频点下降了8dB到12dB，全部通过限值。

这个案例的关键点是：先减小环路面积，再放缓开关速度，最后加滤波器。顺序很重要，如果先加滤波器，可能掩盖了根本问题，量产时滤波器批次差异导致性能波动。

6.2 一个显示屏排线导致辐射超标的排查

某项目带一个LCD显示屏，排线长度约10cm。辐射发射测试时，在100MHz到300MHz频段发现多个超标频点，最大超标4dB。超标频点没有明显规律，判断可能是排线谐振。

用近场探头扫描排线，发现排线上的场强很高。把排线缩短到5cm，辐射明显下降。把排线用铜箔包裹并接地，辐射也明显下降。最终方案是：缩短排线到5cm，排线两侧加地线，排线连接器加屏蔽壳。

这个案例的关键点是：电缆和排线是主要的辐射路径。设备内部的干扰信号耦合到排线上，排线像天线一样把干扰辐射出去。处理方法是缩短排线、加屏蔽、改善接地。

6.3 一个ESD测试失败的整改过程

某项目的外壳是塑料的，内部有一块金属支架。ESD测试时，放电枪打在外壳接缝处，设备频繁复位。用示波器测复位引脚，发现放电瞬间复位引脚上有一个负脉冲，幅度约2V，持续时间约100ns。

排查发现，金属支架没有接地，ESD电流通过支架耦合到PCB上。复位引脚的走线比较长，约5cm，没有加滤波。整改措施：第一，金属支架连接到PCB的地平面上，用导电泡棉连接。第二，复位引脚加RC滤波，电阻100Ω，电容100nF。第三，复位引脚走线缩短到1cm以内。整改后重新测试，ESD测试通过。

这个案例的关键点是：ESD整改要先找泄放路径，再考虑滤波。如果泄放路径没有做好，光加滤波器件效果有限。泄放路径做好了，滤波器件才能发挥最大作用。

6.4 量产一致性问题的处理

某项目在样机阶段EMC测试全部通过，余量也有6dB以上。量产第一批出货后，客户反馈部分设备在特定环境下出现通信中断。把故障设备拿回来测试，发现传导发射在某个频点超标3dB。

排查发现，量产版本的PCB和样机版本有一个差异：样机版本的共模扼流圈是手工焊接的，引脚剪得很短；量产版本是机器焊接的，引脚留得比较长。引脚长了之后，寄生电感增加，滤波效果下降。

整改措施：修改PCB封装，缩短共模扼流圈的引脚长度；在来料检验中增加引脚长度检查；在量产测试中增加传导发射抽检。整改后问题解决。

这个案例的关键点是：量产一致性是EMC设计的重要环节。样机阶段的表现不能代表量产阶段的表现。工艺差异、器件批次差异、结构公差都可能导致EMC性能下降。量产前要做小批量试产验证，量产中要做抽检。

7. 写在最后的一些个人体会

做EMC设计这些年，最大的体会是：EMC不是玄学，是工程。每一个超标频点背后都有物理原因，每一个整改措施都有理论依据。关键是要有系统的分析方法，从干扰源、耦合路径、敏感体三个维度去拆解问题，而不是靠试错。

另一个体会是：EMC设计要趁早。原理图阶段改一个滤波电路，成本几乎为零；Layout阶段改一个接地方式，成本是几天时间；样机阶段改一个屏蔽结构，成本是几周时间和几万块钱；量产阶段出问题，成本可能是几十万甚至上百万。所以越早介入越好。

还有一点：EMC风险评估要形成闭环。评估不是目的，目的是发现风险并关闭风险。每个风险项都要有责任人、有完成时间、有验证方法。评估结果要记录在案，方便追溯。

最后分享一个小技巧：建立自己的EMC案例库。每次遇到问题、解决问题，都把案例记录下来，包括问题描述、排查过程、整改措施、最终效果。时间长了，这个案例库就是最宝贵的经验财富。下次遇到类似问题，翻翻案例库，可能几分钟就能找到方向。