一文讲透EDA核心术语：从网络、封装到DRC/ERC的实战指南

1. 先把 EDA 的边界理清楚：它不只是“画图软件”

刚接触电路设计的人，听到 EDA 这个词往往有两个极端：要么觉得它就是指某一款软件，要么觉得它是一个特别高深的学科名词。实际上，EDA 的完整名字是 Electronic Design Automation，电子设计自动化，它指的是用计算机工具完成电子系统设计、仿真、验证和制造准备的一整套方法论与工具链。我们常说的“用嘉立创EDA画一块PCB”，只是这套体系里最贴近日常操作的一部分。

1.1 CAD、EDA、ECAD 三个缩写的层级关系

很多新手会在教程里同时看到 CAD、EDA、ECAD，以为它们是能互相替换的说法，其实三个词的覆盖范围是层层嵌套的：

• CAD（Computer Aided Design）：计算机辅助设计，各行各业通用的大类。AutoCAD 画机械图、天正画建筑图、嘉立创EDA画电路图，广义上都算 CAD。
• EDA（Electronic Design Automation）：CAD 在电子行业的分支，覆盖芯片设计、PCB设计、电路仿真等。和机械 CAD 的关键差异在于，EDA 处理的不是单纯几何图形，而是带电气属性的网络关系。
• ECAD（Electronic CAD）：更强调“电子产品的 CAD 制图”这个具体动作，有些软件文档里会专门用它指代原理图和PCB编辑器。

对大多数做板级硬件的人来说，这三个词在日常操作层面没有太大区别，但如果你查英文文档、逛 EDA 社区论坛，分清它们能避免很多困惑。比如搜“ECAD conversion”和“EDA conversion”，出来的资料侧重点可能完全不同。

1.2 一个完整板级设计流程里的 EDA 环节

为了后面讲术语时不至于散乱，先给出一条主线。一块普通 PCB 从想法到打样，在 EDA 工具里大致经历这些步骤：

1. 新建工程，创建原理图页面；
2. 放置元件符号，用导线和网络标签定义连接关系；
3. 运行 ERC，修正原理图层面的错误；
4. 从原理图导入 PCB 编辑器，确认板框尺寸；
5. 布局元件，设定布线规则（线宽、间距、过孔大小）；
6. 布线，必要时覆铜、放置过孔；
7. 运行 DRC，处理报错；
8. 生成 Gerber、BOM、坐标文件，交付打样。

这 8 步里几乎每个环节都有对应的术语。这篇文章后面的内容，就按照“原理图阶段 -> PCB阶段 -> 检查阶段 -> 库管理 -> 周边工具”的顺序来讲，和这条主线是对应的。理解这个流程，你就会发现术语不是孤立的一堆单词，它只是每一步动作的名字。对于正在做 EDA 课程设计的同学，这条主线基本就是你的“项目工期表”，一个阶段对应一周，节奏会从容很多。

2. 原理图阶段的高频术语：网络、符号、ERC 和“看起来连上了”的假象

原理图是把设计意图翻译给 EDA 工具的第一层语言。这一阶段最重要的词是原理图符号（Symbol）、位号（Reference Designator）、网络（Net）和电气规则检查（ERC）。

2.1 原理图符号与位号：你在画纸上放的不是“元件”

在原理图里拖一个电阻进画布，本质上放的是它的原理图符号。符号是用来表达电气连接的图形，而不是真实的元件实体。真实的电阻有封装、有阻值、有功率、有温度系数，这些信息在原理图里大多挂在符号的外部属性上，而不是画进图形里。

和符号配合的另一个词是位号（Reference Designator），国内习惯叫“器件标识”或“器件位号”。贴在 PCB 丝印层上的那行字，比如 R1、C2、U3，就是位号。位号的核心规则是一个工程内必须唯一，而且尽量不要在布局完成后再大面积调整，否则原理图和 PCB 的对应关系会变得非常混乱。

这里正好回应热搜里那句“嘉立创 EDA 器件标识 字体字号”。在嘉立创EDA里选中器件后，右侧属性面板可以改位号的字体和字号，但有一个很容易被忽略的细节：原理图里的位号字高，和 PCB 丝印层的位号字高，是两套独立设置。原理图字高影响打印阅读，丝印字高影响板厂加工和焊接后的可读性。我见过不少同学在 PCB 界面里找半天改字号，其实改的是丝印层；也有人为了原理图好看把字拉得巨大，结果导出 A4 PDF 打印出来后字都串行。建议是：原理图字高保持默认或全图统一成一档，丝印字高按板厂建议值设置，不要每张图都用不同尺寸。

2.2 网络（Net）与网络标签：连接关系比画线更重要

“网络”是 EDA 体系里最基础的一个术语。它表示一组电气上连接在一起的引脚。你在原理图里拉一根导线，工具后台会为这根线生成一个网络名；如果两个引脚通过导线连接，它们就属于同一个网络；如果某个网络在 PCB 阶段没有布线，就会出现 DRC 报错里的Unrouted Net。

网络标签的使用场景是：当同一个网络要在图纸的不同位置出现，比如电源要从左上角拉到右下角，不可能跨整张图纸画一根超长导线。这时放一个网络标签（Net Label），名字写VCC，另一处也放一个VCC标签，两个地方就自动被视为同一个网络。

由此带来的经典翻车点，就是标签看起来相同、实际却不同。最常见的原因有三个：

• 标签名字里多了看不见的空格；
• 中英文输入法切换导致全角字符混入；
• 大小写不一致，部分工具默认区分大小写。

嘉立创EDA里可以用“检查”菜单里的网络相关功能批量查看网络名，也可以在 ERC 后看“单端网络”报错来反查。我的习惯是：关键网络命名统一用大写加下划线，比如3V3_PWR、I2C_SCL，少用容易看错的小写 l 和数字 1。

2.3 ERC：原理图的“体检报告”，报错不等于必须改

ERC（Electrical Rule Check），电气规则检查，是原理图阶段最重要的自动检查。它会查电源是否接反、输出引脚是否互相打架、引脚是否存在悬空、网络是否有多重驱动等逻辑层面的问题。“输出引脚连输出引脚”这类低级错误，ERC 一抓一个准。

但 ERC 的报错信息有一个特点：它报告的是“潜在风险”，而不是“一定错误”。比如你预留了一个测试点引脚，并没有接任何东西，ERC 会报“引脚悬空”，这在很多电路里是合理设计。面对这种情况，正确动作不是无视报错，也不是硬拉一根线去接 GND，而是用工具提供的标记把它声明为有意悬空。这一点在第 4 节专门展开，因为太多人在这里用错了方法，导致要么一直报错，要么用了一个会把整个电气属性都屏蔽掉的标记，反而掩盖了真正的问题。

3. PCB 布板阶段的核心术语：板框、层、焊盘、过孔、覆铜的配合关系

原理图阶段结束，生成 PCB 文件后，术语的主战场就换到了 PCB 编辑器。这一节把布板阶段最常用的几个词串起来讲，因为它们之间是强耦合的，单独看一个都会觉得抽象。

3.1 板框（Board Outline）与图层系统：先定边界再谈布局

板框就是整块 PCB 的外形轮廓，通常在机械层或专门的板框层用闭合线段画出。它不参与电气连接，但它决定了元件坐标、拼板方式、外形公差。很多课程设计里的板框直接沿用默认的 100mm x 80mm 矩形，能用，但如果你要做异形板或者空间有限的模块，板框就必须提前规划，否则后面改一次，元件位置恨不得全部重排。

和板框紧密相关的是一套图层系统。PCB 不是单层画布，而是叠了一层又一层“片”：

新手最容易混淆的是丝印层和阻焊层。丝印是印在板子表面的白字，阻焊是绿油那层颜色。板厂说“丝印压焊盘”会导致可焊性变差，指的就是丝印层图形和焊盘重叠；而“阻焊开窗”决定哪里露铜。这两个词在用嘉立创EDA导出生产文件时经常出现，搞清楚之后，你再读板厂发来的工艺说明就会从容很多。

3.2 焊盘（Pad）、过孔（Via）与封装（Footprint）

焊盘是元件引脚在 PCB 上的物理焊接区域，一个电阻的封装包含两个焊盘，一个 SOP16 芯片的封装包含 16 个焊盘。过孔是连接不同铜箔层的钻孔，孔壁镀铜后形成导电通道。两者在几何上都是“一个洞加一圈铜”，但用途完全不同：焊盘是给元件引脚用的，过孔是给走线换层用的。

**封装（Footprint）**则是一组焊盘的排列方式，它必须严格匹配元件本身的引脚间距。封装不对，插件时引脚对不上孔位，贴片时虚焊，神仙难救。嘉立创EDA比较省心的一点，是把符号、封装、3D模型和立创商城的库存信息做成了联动数据，搜索元件时可以直接看封装预览和 3D 模型。放元件之前旋转看一下 3D 模型有没有明显的高度冲突，这个习惯能省掉不少后期改板时间。

这里还要提一个细节：插件元件穿过 PCB 的孔，在数据上往往被定义为“焊盘”而不是“过孔”，即使它外观上就是个孔。所以不要看到制造文件里“孔数”很多就觉得奇怪，那些大概率是插件焊盘的金属化孔。理解这一点，也能帮你正确理解工具里的“打过孔”和“放焊盘”两个动作的区别。

3.3 覆铜（Polygon Pour）与回流路径：为什么铺的大面积铜还会报错

**覆铜（铺铜）**是指在指定区域填充大面积的铜箔，并赋予一个网络名，通常是 GND。大面积覆铜的好处是降低地阻抗、给信号提供回流路径、增强板子机械强度；坏处是如果覆铜区域里被走线切出细长孤岛，就可能形成天线，反而引入噪声。

在嘉立创EDA里放覆铜的操作很直接：选择“放置”菜单里的覆铜工具，选中网络，再框出范围。但完成覆铜之后，一定记得看**死铜（孤立铜皮）**检查项。所谓死铜，是指一块被周边走线分割开、与该网络没有实际连接的铜皮区域，它看起来是铺上了，实际是悬空的，既不通电还会放大干扰。工具会提示这些区域的位置，一般建议删除，或者手动打一个地过孔把它接入地网络。

回到术语层面，覆铜不是“铺完就完”，本质是在管理一张新的铜箔层，它同样要遵守线距规则，同样可能报 DRC。你必须把它当成一条超级宽的走线来对待，而不是装饰性操作。很多人在画完覆铜后觉得万事大吉，结果 DRC 报出一堆间距错误，正是因为忽略了覆铜与底下走线、焊盘之间的安全距离。

4. 检查类术语：DRC、ERC、悬空标记和无电气属性标记到底谁管谁

这一节把最容易让新手栽跟头的几个检查类术语集中讲清楚，因为它们看着都像“报错提示”，实际分工完全不同。用错一个，轻则一直报警，重则把不该屏蔽的错误也屏蔽掉了。

4.1 设计规则检查（DRC）：从“做了”到“做对了”

DRC（Design Rule Check），设计规则检查，是 PCB 阶段最核心的自动校验。它按照你在规则管理器里设定的数值，检查板上的几何与电气关系。DRC 关心的问题包括：

• 走线之间、走线与焊盘之间的最小间距是否满足；
• 线宽是否达到制造极限；
• 过孔孔径是否在板厂能力范围内；
• 是否还有网络没有布完（Unrouted Net）；
• 丝印是否覆盖焊盘；
• 板框内是否有孤立铜皮。

DRC 报错的常见关键词其实很有限，这里列几个高频项，方便你看到时心里有数：

遇到 DRC 报错时，建议先看问题数量是不是集中在同一类。如果整板报了几百条 Clearance Violation，那多半不是你手抖画了几百个错误，而是全局规则设置不合理。先回规则管理器确认最小间距、最小线宽，比逐条手工修要高效得多。很多教程都会截图演示这个问题，但真正操作起来，大家还是习惯一条条点，浪费时间不说，还容易漏改。

4.2 悬空标记（No Connect）与无电气属性标记：推荐用法的分界线

下面是全文里最容易混的一段。热搜里那句“方法2：不想报警，给它加个无电气属性标记（推荐）嘉立创EDA：放一个悬空标记（no...”其实同时提到了两个不同的操作，很多人把它们当一回事，结果用错了。

先说什么情况下会遇到这个问题：你在原理图里放了一个芯片，其中某个引脚在实际电路里不需要连接，比如一个未用的输入引脚。此时 ERC 会报“引脚悬空”。如果你不去处理，这个报错会一直存在；如果你硬把引脚拉一根线到 GND 或 VCC，又可能给电路引入不必要的负载或噪声。

标准解法是放置悬空标记（No Connect）。在嘉立创EDA的原理图编辑器里，这个标记通常是一个 X 形状的符号，放上去之后 ERC 会认为该引脚是被主动声明的“不连接”，不再报错。这是行业通行的做法，也是我推荐的做法。它干净、明确，任何人看到这个 X 都知道你是故意不接。

热搜里的“无电气属性标记”是另一回事，它更像一种“豁免标签”。当你给某个引脚、某段导线或某个网络标上无电气属性后，它就退出了电气连接判定的体系，ERC 直接跳过。它合适的场景是：你需要在原理图里画一个结构示意、注释文字或测试说明，不希望它参与规则检查。

两者最核心的差别是：悬空标记保留了引脚正常的电气定义，只是声明“不接”；无电气属性标记则让这段元素不再参与电气规则。如果只是为了消除悬空报警，我强烈建议用悬空标记，不要用无电气属性标记。因为后者会让读图的人以为这个引脚本来就无所谓，还可能掩盖一些真正应该报警的连接问题。通俗点说，悬空标记是“我有意留空”，无电气属性标记是“别管这块”，两者的设计意图完全不在一个层面。

4.3 把检查类术语变成你的固定工作流

我自己画板几年下来，对检查类术语最大的体会是：它们不是事后救命的东西，而是应该嵌入到每个阶段里。推荐一个能稳定执行的流程：

1. 原理图完成第一版后，立刻跑一次 ERC，优先解决 Open Pin、Single Net 这类基础问题；
2. 生成 PCB 后，先根据板厂能力把线宽、间距、孔径规则设好，再开始布线和覆铜；
3. 布线完成后跑一次完整 DRC，把错误全部清零，遇到无法理解的报错不要直接忽略，先查这个报错对应的英文全称；
4. 打样前再检查一次 Gerber 预览和 BOM 导出。

这个流程看起来平淡，但它能让术语从“报错里出现的陌生单词”变成“你调度设计的抓手”。你在每个阶段都知道下一步要按哪个检查项走，也就不会再怕那些红色高亮了。尤其是课程设计交板前，一定要把 DRC 清零再提交，这是很多过来人血泪总结出的教训。

5. 元件库与封装术语：让“双击就能放元件”真正可靠的关键

“放元件”在所有 EDA 教程里都显得理所当然，但背后其实有一套容易被忽视的术语体系。这一节单独拿出来讲，是因为换封装、建库、改器件标识这类操作，表面上只是点几个按钮，实际牵涉的是三组不同数据的配合。

5.1 符号、封装、3D模型：三个独立又关联的数据集合

在立创EDA/嘉立创EDA里搜索一个元件并把它放到画布上，你看到的是最终效果，但后台其实是四块数据在联动：

• 原理图符号（Symbol）：决定这个元件在原理图里长什么样、有哪些引脚、引脚名称怎么映射；
• PCB封装（Footprint）：决定它在 PCB 上焊盘怎么排布、丝印外框怎么画；
• 3D模型（3D Model）：决定它在 3D 预览里长什么样、占多大高度；
• 元件属性（属性表）：位号、阻值、容值、型号、厂商、库存等。

这三块数据彼此独立，通过工具的联动机制绑定在一起。不理解这点，就容易踩两个高频坑。第一个坑是换封装时只改了焊盘，没同步检查丝印外框和位号位置，打样回来发现白色丝印把电阻本体盖住了一部分。第二个坑是自建封装时只画了焊盘、漏了位号丝印，批量贴片后整板找不到元件标识，调试时对着 BOM 找元件非常痛苦。

5.2 库（Library）的分类与命名：前人栽树的智慧

**库（Library）**大体分成系统库、在线库、本地自定义库三类。嘉立创EDA比较有优势的是在线库直接关联立创商城，元件不仅带符号和封装，还直接给出价格、库存和封装尺寸，对课程设计和快速打样特别友好。如果学校课程里要求手搓元件库，就免不了要建自定义库。

自建库时最值得注意的不是绘图技巧，而是命名规范。见过太多人的本地库里躺着“封装1”“封装2”“测试”“最终版”这类名字，三个月后打开工程，看着一堆奇怪的封装名完全想不起来是什么。建议统一命名格式，比如R0402_10K_1%_0.1W，把关键参数都塞进名字里。命名规范虽然属于工程习惯而不是严格术语，但它在团队协作里和术语本身一样重要。

这里再回应一次“嘉立创 EDA 器件标识字体字号”。实际项目中，位号字高建议在同类元件里保持统一。我的习惯是：阻容元件位号字高统一为 1mm，IC 位号可以稍大一点，方便在密集板上快速定位；修改位置在元件属性面板里，注意改的是 PCB 丝印层还是原理图标注层，别搞混。批量修改时，可以先用“查找相似对象”选中所有电阻，再统一改字体，比逐个点击快得多。这类操作看起来和“术语”没什么关系，但它其实是把“位号”“丝印层”这些词真正用会了。

6. 工具链与新名词：虚拟机、AI 助手、脚本连接背后的真实场景

最后一部分聊聊最近热度上升的几个关联词。它们不算 EDA 的经典术语，但在热词搜索里和嘉立创EDA经常一起出现，值得用术语的视角拆一拆。另外还附带一个高频搜索词“嘉立创eda安装教程”，其实安装的核心就一句话：去官网下载对应版本的客户端，或直接使用浏览器网页版，组件会自动加载，重点是你得留出足够的内存，别开着一堆网页看视频。

6.1 EDA 虚拟机：为隔离而不是为性能

“EDA 虚拟机”这个组合词，通常出现在两类需求里。一类是系统环境太乱：搞设计的机器上装了各种版本的工具链，驱动或环境变量冲突，于是开一个干净的虚拟机专门跑 EDA。另一类是跨系统验证：团队里有人用 Windows 画图、有人在 Linux 上跑仿真，需要确认文件在不同环境里表现一致，用虚拟机做“基准环境”。

我的观点是：对嘉立创EDA这种偏一体化、且提供网页版入口的工具来说，普通学生画课程设计板完全不需要虚拟机。EDA 对性能敏感的场景主要是 3D 预览、大规模布局和高速仿真，这些场景放进虚拟机反而因为虚拟化层损失性能。真需要隔离时，优先考虑官方提供的绿色版或便携版入口，其次才是虚拟化方案。

6.2 AI 助手、AI 辅助和代码连接：把疑问翻译成人话的新入口

热词里“立创EDA AI 助手”“嘉立创EDA怎么用AI”“Codex 连接立创EDA”都是一类东西：工具正在变聪明，但聪明的方式和你想的可能不太一样。

先说 AI 助手实际能做什么。就目前常见的集成方式，它更像一个“带领域上下文”的问答与辅助生成工具。你可以问它“覆铜之后出现孤立铜皮怎么处理”“网络标签和导线为什么没连上”，它会结合常见设计场景给出比较具体的操作路径。对新手来说，这个能力最大的价值不是自动画板，而是把术语对应的操作界面直接指给你看，省去在菜单里翻找的时间。本质上，它帮你把“报错里的英文缩写”翻译成“UI 里的中文路径”。

再说“Codex 连接立创EDA”这类脚本/API 连接玩法。它的本质是让外部程序能读写设计文件、批量执行重复动作。比较现实的应用场景是批量改位号、批量替换封装、批量更新 BOM、按规则批量检查。要做到这些，要求你理解 EDA 工具的对象模型，比如“一个工程包含原理图页面和 PCB 页面，一个页面包含元件实例，元件实例有属性字段”这种层级关系。脚本自动化不是不能学，但它是在你已经熟练手动操作之后才应该碰的东西，不建议新人在还分不清封装和焊盘的时候就去追这个热点。先把嘉立创EDA教程入门级别的操作练熟，再谈自动化。

6.3 回到术语的本质：它们是设计流程里压缩成共识的“接口”

如果把前面所有内容压缩成一句话，就是：EDA 术语不是让你背的考点，而是设计流程里压缩成共识的“接口”。你看到“网络”，就知道它代表电气连接关系；看到“封装”，就知道它代表物理落点；看到“DRC”，就知道它代表自动化质量校验。每一个词都对应一类设计意图，也对应你下一步该采取的动作。

我自己的习惯是，每遇到一个新报错或新术语，就在笔记里记三行：第一行写英文全称，第二行写它出现在哪个阶段，第三行写它在嘉立创EDA里对应的菜单或面板位置。这个方法看着笨，但坚持几个项目后，你会发现读报错的速度飞快，画板前心里也有底得多。下次再看到“EDA”这个词，你想到的就不该只是一个软件图标，而是一整条从想法到板子的可靠链路。