计算机体系结构量化分析：良品率、Amdahl定律与缓存DRAM详解

简介：《计算机体系结构量化分析（第六版）》课后答案PDF，面向计算机体系结构方向的本科生、考研族及硬件设计入门者，针对第一章芯片制造、良品率、功耗及Amdahl定律的课后案例提供完整计算与推导。内容具体到Phoenix和Red Dragon芯片的每片晶圆可用芯片数、缺陷率与利润核算，并给出单核无缺陷良品率87%、四核Phoenix4良品率57%等关键结果；电压、频率单独变化后的能耗与功率降幅，以及并行化比例不足时Amdahl定律对性能提升的约束，均有逐步公式可查。全包仅1个PDF文件，大小约3.73MB，无多余附件，适合下载后直接阅读或打印对照教材使用。该答案目前已有3607人次浏览学习，可帮助学习者快速核验自己的解题步骤，理解成本-性能-功耗之间的权衡关系。

1. 为什么说这套课后答案是「核对表」而不是「题库」

很多人拿到《计算机体系结构量化分析第六版》的课后答案，第一反应是背：把良品率公式、功耗公式、Amdahl 定律背下来，考试时照葫芦画瓢。我个人的做法正好相反——把这套答案当成一张核对表：做题时不看答案，先把所有中间量算出来，最后才翻答案核对自己的中间量。因为这本题集里最有价值的不是最后的数字，而是从芯片制造、功耗建模到缓存与 DRAM 时序这一整套「先建模型、再代参数、最后看边界」的量化分析流程。适合两类人：一是刚读完第一章想确认自己对 Yield 公式和 Amdahl 定律理解是否有偏差的学生；二是要做系统性能估算、需要一套现成参数模板的从业者。

2. 芯片制造成本脉络：Yield 公式、有效芯片数与产能分摊的推算

2.1 从缺陷率到良品率：Yield 公式的物理含义与参数代入

第一章的所有成本题几乎都绕不开良品率（Yield）。题目考的不是概率计算，而是帮你建立「一片晶圆上能活下来多少颗芯片」的直觉。我拿到这类题的标准动作是：先把良品率公式写在草稿纸最上方，再看题目给了哪几个参数，缺哪个就回去找。

书里反复用的公式是：

Y = 1 / (1 + D×A)^14

其中 D 是缺陷密度，单位是缺陷数每平方厘米；A 是单颗芯片面积，单位是平方厘米；14 是工艺成熟度系数，在这个版本的题目里基本固定。良品率描述的是「一片晶圆上合格的芯片占比」，所以结果必须在 0 到 1 之间，这是最快的边界检查。

为什么是 14 次方而不是别的数？常见推导是从缺陷随机分布的泊松近似出发，得到 Y = e^(−D×A)，再对成熟产线做修正，变成 (1 + D×A)^(−n)。n 越大，良品率对芯片面积越敏感——面积越大，缺陷命中的概率越高，良品率掉得越狠。这个趋势比 14 这个具体数字更重要，做题和做流片估算时都要看面积这一项。

案题的代入很直接。拿 1.1a 来说，D=0.04、A=2，先算括号里 1+0.04×2=1.08，再算 1.08^14，大约 2.95，取倒数得到 0.34。答案里 Phoenix 芯片的良品率就是它。用计算器验算一遍你会发现，指数项的手误率很高，尤其是把 ^14 当成 ×14 来算的人不在少数。我一般的自查步骤是：

1. 写出公式 Y = 1/(1+D×A)^n。
2. 确认 D 是每平方厘米缺陷数、A 是单颗芯片面积、n 取题目给的常数。
3. 先用计算器算 (1+D×A)^n，再取倒数。
4. 用两个边界检查：Y 必须小于 1；A 越大 Y 越小。

有一次我给别人讲 1.1b，题干里提到老工厂的缺陷率会随产线成熟而下降。有人直接把 D 从 0.04 改成 0.02 代进去，算出来良品率确实上升了，但对为什么上升说不清楚。看答案的结论也要看它的逻辑：技术节点越老、产线跑得越久，工艺 tuning 越充分，缺陷密度越低。这道题真正考的是「良品率与制造成熟度」的关系，不是在考计算器按键技术。

2.2 有效芯片数与利润模型：Phoenix 和 Red Dragon 的完整推演

晶圆是圆的，芯片是方的，所以「一片 45cm 晶圆上能摆多少颗芯片」不是面积相除这么简单，边缘还会浪费一圈。答案里给了一个经验公式：

每片晶圆有效芯片数 = π×(D/2)²/A − π×D/sqrt(2A)

前半部分是整片晶圆面积除以单颗芯片面积，后半部分是边缘处被切掉的无效区域修正。D 是晶圆直径，A 是芯片面积。注意单位必须一致，题目里 D=45、A=2 都用同一套单位。

案题 1.2 把两种假想芯片放在一起对比：Phoenix 面积大、单价高，Red Dragon 面积小、单价低。先套公式算有效芯片数：

• Phoenix：π×22.5² ≈ 1590，除以 2 得 795，减去边缘损耗约 71，得到约 724 颗。
• Red Dragon：1590 除以 1.2 得 1325，减去边缘损耗约 91，得到约 1234 颗。

接着乘良品率，Phoenix 良品率 0.34，Red Dragon 良品率 0.519。最后乘单价，Phoenix 每颗 30 美元，Red Dragon 每颗 15 美元。每片晶圆的期望收益：Phoenix 约 7384 美元，Red Dragon 约 9602 美元。

到这里很多人会得出「Red Dragon 更赚钱」的结论，但题目的下一问是产能分摊：总需求是 25000 颗 Phoenix 与 50000 颗 Red Dragon，问怎么分配晶圆数最赚钱。做法是先算各自需要的晶圆数：Phoenix 需要 25000/724≈34.5 片，Red Dragon 需要 50000/1234≈40.5 片。晶圆数不能是小数，答案选择的是 40 片 Red Dragon 加 30 片 Phoenix——因为 Red Dragon 每片晶圆的期望收益更高，在满足最低需求的前提下，优先把产能压到高收益型号上，剩余产能才留给 Phoenix。

这类题的本质是一个资源分配问题。我平时做流片成本估算也会走同样四步：先算每片晶圆有效芯片数，再算良品率，然后按单价算每片晶圆的期望收益，最后按订单量倒推需要多少片晶圆。把这四步做成一张电子表格，只用改面积、单价、缺陷密度三个参数，就能快速看不同方案的成本差异。

2.3 多核缺陷概率：为什么 Phoenix4 值得卖而 Phoenix1 不值得

1.3 引入了多核良品率的概念：一颗芯片上不是所有核心都合格，如果芯片被设计成 Phoenix8（8 核），那么「4 个核完好」的芯片可以降级卖 Phoenix4。第一步先算单核无缺陷的概率，把 A=0.25 代进良品率公式，Y=(1+0.04×0.25)^(−14)≈0.87。这个 0.87 是后续所有组合概率的基础。

8 核芯片上有 n 个核完好的概率服从二项分布：

P(n) = C(8,n) × 0.87^n × (1−0.87)^(8−n)

把 n 从 8 到 0 的概率列出来，答案给了一组近似值：

答案对 Phoenix4 的良品率取的是「至少 4 核完好」的累计概率，近似为 0.57，对应表里第 8 到第 5 行的概率之和偏大，第 4 行开始已经可以忽略。Phoenix2 的累计概率约 0.0011，Phoenix1 更小，约 4e-6。结论很直接：Phoenix4 的概率够高，值得作为降级产品出售；Phoenix2 和 Phoenix1 出现概率太低，做测试分拣的成本都收不回来。

这个结论背后是产品分级的思路：多核芯片不必全部按最高配置卖，把完好核数不够的芯片降级，能挽回一部分收益。但降级档位不能太多，档位越多测试成本越高，而且低档位出现概率太小，卖不出量。1.3c 还进一步算了一笔账：Phoenix4 芯片尺寸是 Phoenix8 的约 1/4，于是同样成本结构下，Phoenix8 芯片的总成本约 73.25 美元。价格不是只看面积，还要算上晶圆加工和多晶硅层的固定成本——这个细节我在做成本分摊时经常用，芯片单价不能简单按面积等比缩放。

3. 功耗、能耗与加速比：从电压频率缩放到 Amdahl 定律的边界

3.1 电压、频率与能量的换算关系：一张表看懂功耗账

第一章第二个案例把所有功耗题统一到一个模型里：动态功耗 P = a×C×V²×f，其中 a 是翻转率、C 是负载电容、V 是工作电压、f 是时钟频率。能量是功率对时间的积分，而执行同一段任务的耗时与频率成反比，所以频率上升时功率涨、时间短；电压上升时功率按平方涨。这三个量之间的换算关系，比背公式本身更容易踩坑。

答案在 1.4 里给了三组缩放场景，我把它们整理成一张对照表：

先看 1.4c，电压降到 1/2，能量按电压平方缩放就是 0.25，频率再降到 1/8，功率是能量再除以时间缩放，0.25×(1/8)=0.0313。这个顺序逻辑清晰：电压决定能量，频率决定功率密度。1.4b 的电压缩放大约在 0.4 附近，乘方后得到约 0.156，功率再除以 8 得约 0.0195。

1.4a 是更微妙的场景：频率降为 1/8、电压不变时，题目给出的结论是能量降为 1/8、功率不变。这里的差异在于题目对「完成固定任务所需时间」的处理方式和前两题不同。实际做题时不要死记结论，只看一个点：题干里有没有说明电压变了。电压没变，能量只取决于电压平方；电压变了，能量一定按电压平方缩放。

1.4d 把功耗账从单核挪到多核：四核系统里只跑一个核，该核满载功耗约是四核满载的 25%，时间占比 25%；剩余 75% 时间该核以约 20% 负载运行。总功耗 = 0.25×0.25 + 0.25×0.2×0.75 = 0.0625+0.0375 = 0.1。这道题的计算本身不难，难在理解「占空比加权」——每个运行状态按时间占比加权求和，才是长期平均功耗。这个思路我后来在做服务器功耗评估时也直接用，先列状态再加权，不会漏项。

3.2 Amdahl 定律的边界条件：并行比例、核心数和专用加速器

Amdahl 定律是整个第一章里最容易被误用的一条公式。它的标准形式是：

S = 1 / ((1−p) + p/k)

p 是任务中可并行部分的时间占比，k 是并行加速倍数。注意 p 是时间占比，不是代码行数占比，也不是核心数。很多人把这两个东西搞混，答案算出来自然对不上。

题 1.5a 是最经典的代入：p=0.8、k=4，S=1/(0.2+0.8/4)=2.5。用 4 核跑一个 80% 可并行的程序，整体加速比只有 2.5，不是 4。原因就是那个 0.2 的串行部分拖住了上限。更直观的边界是：k 趋向无穷时，S 趋向 1/(1−p)。也就是说，p=0.8 的前提下，无论加多少核，加速比极限是 5。我一般先算这个极限，再看实际 k 能到多接近它。

1.5b 引入了一个更实操的权衡：如果 4 核每个核的频率和电压降到单核的 1/2.5，总能量变成 4×(V/2.5)²/V²=0.64，功率再乘频率缩放 0.256。它的含义是：用并行度换单核频率，可以在保证性能不降的前提下大幅降低功耗——这其实就是移动处理器多核设计的核心动机。

1.5c 是异构计算的雏形：2 个通用核加 2 个专用加速核（ASIC）对比 4 个通用核，答案算出来异构方案的性能是原来的 0.6，因为加速只对 20% 的负载有效。这里的教训是：专用加速器再快，如果负载占比小，整体收益会被串行部分吞掉。所以评估任何加速器之前，第一件事是测清楚目标负载的时间占比，而不是盯着峰值加速比。

3.3 负载画像法：把答案里的加速比换算成你的工作负载

1.6 是 Amdahl 定律的完整应用场景：三个负载 A、B、C，占比分别是 40%、10%、50%，在 GPU 和 TPU 上各自的加速比不同。答案先算权重加速比，再算整体加速比。GPU 在三个负载上的加速比是 2.46、2.76、1.25，整体只有 1.67；TPU 是 41、21.2、0.17，整体只有 0.33。

TPU 这个结果很有教育意义：它在 A 上的加速比高达 41，但 C 上是 0.17，也就是反而变慢了。由于 C 占一半时间，整体加速比被拖到 1 以下。答案给的不是「谁快谁慢」，而是一个完整的负载画像法——把所有负载按占比和加速比列成表，逐项代入 Amdahl，才能看到真实收益。

我做硬件选型时也保持这个习惯：先画三列，负载类型、时间占比、预期加速比，然后整体算一遍。凡是看到某一行的加速比小于 1，就要警惕整体收益可能被它吃掉。1.16 进一步给出了带通信开销的模型：S(N)=1/((1−p)+log2(N)×0.005+p/N)，这里多了一个对数项，说明并行规模不是越大越好——当 N 增大，通信成本按对数增长，最终会抵消并行带来的收益。实际系统里同步和通信开销就是这个 logN 项，它决定了加速比曲线会在某个核心数之后掉头向下。

4. 缓存、存储组织与 DRAM：从分块优化到 bank 并行性

4.1 缓存分块优化：为什么 8×8 分块能把 miss 从 9 次降到 2 次

第二章的第一个案例围绕 256×256 矩阵转置展开。元素是 8 字节，缓存行 64 字节，也就是一行缓存能放 8 个元素。按行访问时，读一行 256 个元素需要 32 个缓存行；按列访问时，每个元素所在的缓存行在缓存里可能已经被替换出去了，导致反复 miss。

答案推了一个关键数字：最小缓存容量需要约 1 KB。原因是一个输出元素和一个输入元素要同时驻留，每个矩阵至少需要覆盖 8×8 的块，两个矩阵就是 128 个元素，每个 8 字节，128×8B=1024B。这解释了为什么分块大小 B=8 是最低要求——小于 8，块内数据连一个缓存行都凑不满，分块等于没分。

未分块的访问模式：读一行需要 1 个缓存行 miss，读一列 8 个元素需要 8 个不同的缓存行 miss，总共 9 次 miss。分块后，8×8 的块内行列数据都能驻留在 1 KB 缓存里，每处理一个块只需要读入和写回各一次，miss 次数降到 2 次。答案里给了这段分块代码：

for (i = 0; i < 256; i += B) { for (j = 0; j < 256; j += B) { for (m = 0; m < B; m++) { for (n = 0; n < B; n++) { output[j + n][i + m] = input[i + m][j + n]; } } } }

这段代码的逻辑是：外层两个循环 i、j 遍历块的位置，内层两个循环 m、n 遍历块内元素。input 按行优先读，output 按列优先写，正好对应矩阵转置的方向交换。B 是分块大小，典型取值 8、16、32。B 太小，块内数据覆盖不了缓存行；B 太大，块内数据超出缓存容量，miss 率会退化到接近未分块版本。

2.1d 提到直接映射缓存比 2 路组相联更容易出现块地址重叠，导致两个矩阵的块互相驱逐。这是选缓存组织方式时的重要考量：直接映射硬件简单、访问快，但冲突 miss 风险高；组相联增加硬件复杂度，却能把同 set 内的冲突分散掉。

4.2 DRAM 时序与 bank 并行：从 43ns 到 101.5ns 的延迟账

第二章后半部分把视角从 cache 拉到主存，核心是 DRAM 的四个时序参数：tRP 是预充电时间，tRCD 是行激活到列选通的延迟，CL 是列选通延迟，传输时间是把 64 字节数据搬上内存通道的时间。答案在 2.8 里给了一个标准行缓冲未命中延迟：

行缓冲命中时不需要预充电和行激活，只需要 CL 加传输时间，也就是 13+4=17 ns。这个 43 与 17 的差距，是判断 bank 里是否保留着上一次访问的行缓冲的关键。

通道利用率题顺着这个延迟往下推。连续读两个不同 bank 的请求，中间必须等前一个请求的 tRP+tRCD+CL 全部走完，也就是 39 ns，而通道本身只忙 4 ns，利用率就是 4/39≈10.3%。要打满通道，至少需要 10 个 bank 轮流服务——每 4 ns 启动一个读请求，绕一圈回到同一个 bank 时刚好过了 39 ns。

如果访问模式变成行缓冲命中与未命中交替，每 43 ns 里通道忙 8 ns，利用率 18.6%，最少 6 个 bank。答案的 2.13 进一步比较了排队延迟：单 bank 下四个请求依次处理，平均延迟 101.5 ns；四个 bank 并行处理时平均延迟降到 49 ns。排队等待是平均延迟的大头，bank 数量直接决定的是并行度，而不是单次访问速度。

2.14 从工程角度解释了为什么 bank 不能无限增加：每个 bank 都要配套外围逻辑，bank 太多会吃掉存储密度，于是业界把 bank 数定在 DDR3 的 8 个、DDR4 的 16 个。我在调模拟器参数时也遵循同样的逻辑——先看通道利用率，再反推最少 bank 数，而不是盲目加 bank。

4.3 存储系统的功耗与选型：少而大的 DRAM 芯片更省电

存储系统的功耗与访问模式强相关。2.15 给了两组数据：通道利用率从 100% 降到 50%，功耗从 535 mW 降到 295 mW，降幅 45%；行缓冲命中率从 50% 提到 80%，功耗从 535 mW 降到 373 mW，降幅 30%。前一个数字说明 DRAM 的待机功耗占比很高，后一个数字说明行缓冲命中能显著减少重复预充电和激活操作。

2.16 的对比表给出一个选型倾向：在相同 rank 容量下，用更少、更大的 DRAM 芯片比用多颗小芯片更省电。比如 4 Gb 芯片工艺更新，每颗功耗更低，一条内存通道上摆 4 颗 4 Gb 芯片比摆 16 颗 1 Gb 芯片的 rank 功耗低得多。这个结论在做嵌入式系统的内存选型时很实用：不要只盯着总容量，芯片颗粒数量和单颗容量直接影响功耗上限。

5. 常见错误与排查：课后答案里最容易看错的六个点

5.1 现象 1：Yield 公式的指数项抄错

现象：按「Y = 1 / (1 + D×A×14)」算出来的良品率跟答案差出一大截，比如把 1.1a 算成 0.26 而不是 0.34。

原因：公式 (1+D×A)^14 在抄写时被拆成了乘 14。答题过程里这一步错得很隐蔽，因为结果仍然在 0 到 1 之间，不容易引起警觉。

解决：把指数运算单独算一步。先算 (1+D×A)，再按 14 次幂计算，最后取倒数。用两个边界做检查：D=0 时良品率必须是 1；芯片面积翻倍时良品率必须下降。这两个边界能挡住绝大多数符号错位。

5.2 现象 2：能量和功率混为一谈

现象：1.4c 里电压降为 1/2、频率降为 1/8，有人直接把能量答成 0.25，功率也答成 0.25。

原因：只套了电压平方，忘了功率还要再乘频率缩放因子。能量和功率的差别是时间：功率是瞬时消耗速率，能量是功率对时间的积分。

解决：每次计算前先写两个式子：P = a×C×V²×f 和 E = P×t。然后明确频率变化对时间的影响，再决定能量里要不要乘频率项。记住一条经验：能量看电压，功率看电压加频率。

5.3 现象 3：Amdahl 定律的串行比例看错

现象：1.5a 算出来 4 倍加速，答案却是 2.5。看过程，公式写成 1/(0.8/4+0.2/4)，把串行部分也除了 4。

原因：p 代表可并行部分的时间占比，串行部分 (1−p) 不受核心数影响，不能进分母的加速项。这个错误在长公式里非常容易混过去。

解决：先求极限。k 趋向无穷时 S=1/(1−p)，这道题极限是 5，所以 4 核结果 2.5 符合直觉。如果算出来的加速比超过极限值，公式一定代错了。

5.4 现象 4：平均访存时间公式里的周期代错

现象：2.17 的缓存题，按 4 路组相联算平均访存时间，答案约 1.69 ns，自己算出 3 ns 左右。

原因：不同相联度下缓存访问时间不同，cycle time 也不同，miss penalty 必须按各自的 cycle time 重新折算。直接照搬直接映射的 0.5 ns cycle time 来算 4 路，就会差出将近一倍。

解决：列一张四列表：命中时间、miss 率、miss penalty、平均访存时间，每一列的单位统一到 ns。先查清每个缓存配置的实际 cycle time，再填表，最后才代公式。

5.5 现象 5：DRAM 时序单位混淆

现象：2.9 算行缓冲命中延迟 17 ns，有人写成 30 ns。

原因：把 tRCD 也加进命中延迟里。行缓冲命中的本质是同一行的第二次访问，不需要重新激活行，所以 tRP 和 tRCD 都不该出现。

解决：把访问步骤画成流程树。未命中走「预充电→激活→列选通→传输」四步，命中只走「列选通→传输」两步。哪一步没执行，哪一步的延迟就不加。碰到这类题，先画流程再代数字，能避免大部分单位混淆。

5.6 现象 6：只对最终答案不看数量级

现象：算良品率得到 3.4，看答案写 0.34，以为只是小数点抄错，其实公式方向代反了。

原因：只对比最终数字，没做数量级预估。概率、比例、良品率这些量天然有量纲边界，超出边界的值一定不是微调问题。

解决：正式做题时不直接对答案，先对数量级。良品率必须在 0~1 之间，功耗不能比供电还高，加速比不能超过 Amdahl 极限。数量级对了再看小数点，这一条是防止「错得离谱还在找微调」的后悔药。

6. 把课后答案当工具用：三遍自查流程与一个真实教训

6.1 三遍自查：先估、再算、后核

这套答案的正确打开方式不是抄，而是拿它当最终核对器。我给自己定了一个三遍自查流程：

第一遍先估。读完题先不写公式，手写出结果的大致范围。比如良品率必须在 0 到 1 之间；用 4 核跑并行度 80% 的程序，加速比不会超过 5；DRAM 单次访问延迟不可能低于 10 ns。这一步不是为了算准，是为了建立参照系。

第二遍再算。按讲义里的标准公式代入参数，每一步都保留中间量，比如 Phoenix 的有效芯片数 724、良品率 0.34、期望收益 7384，三个中间量都要留在草稿纸上。

第三遍后核。翻答案时不对最终值，只对中间量。如果中间量和答案一致，最后结果还差，说明是运算器或四舍五入的问题；如果中间量就对不上，说明公式思路出了问题，要看答案的思路而不是改数字。

6.2 一个让我翻车的案例

我吃过一次亏。某次给模拟项目X做功耗评估，看到答案是 1.5b 的 4 核低频方案能量降到 0.64、功率降到 0.256，直接把这两个数字当成目标来定设计指标。结果方案跑出来的功耗是预估的两倍，回去翻中间量才发现，我把 p=0.8 理解成了「80% 的时间都在跑并行代码」，实际在系统里串行部分就占了 35%。答案本身没有错，错在我跳过了第一步的估算，直接把最终结论当投影指标。

从那以后，我每次拿到任何教材的答案，都强制自己先把三个中间量算出来再翻答案，核对也只核中间量。这套「先估、再算、后核」的流程看起来比直接抄答案多花二十分钟，但省掉的是整个方案走偏导致的一轮返工。希望帮到你。

本文还有配套的精品资源，点击获取