简介：这份资源是2019年TI杯电子设计竞赛D题的完整备赛资料包，面向参加电赛的高校学生、嵌入式与电子设计方向的学习者，以及需要复盘经典赛题的工程师。压缩包共54.39MB，内含赛题说明、技术规范、样例代码、电路设计文件与测试数据等，覆盖电子设计基础、嵌入式系统、模拟与数字电路、通信协议及数据分析等核心知识点，可帮助读者理解题目背景、梳理设计思路并对照实现方案。目前已有322人学习下载，适合作为赛前训练与方案参考。通过该资料，读者可获取D题相关的源码、文档与数据文件，用于搭建实验环境、验证关键模块、复盘设计流程，并借助版本管理与项目结构组织自己的参赛作品，提升从理论到工程落地的综合能力。
1. 从一份 2019 年 Ti 杯电赛 D 题压缩包说起：它到底能帮你省下多少试错时间
如果你正在准备电赛或者带学生打电赛，大概率经历过这种场景：题目拿到手，方案讨论了两天，板子画完焊完，代码写到一半发现某个关键环节——比如信号调理的噪声、ADC 采样时序、控制环路的参数整定——卡住了，然后开始翻论坛、找开源、问学长，一圈下来三天过去了，问题还在原地。这份「2019年Ti杯电赛D题.zip」就是针对这种场景的：它把当年 D 题从题目分析、方案选型、硬件设计到软件实现的完整链路打包在一起，适合两类人——一是第一次接触电赛、需要一份可参照的完整工程样本的新手；二是带过几届比赛、想快速复盘当年赛题技术路线和评分点的指导者。压缩包里通常包含原理图、PCB 文件、主控源码、上位机程序以及测试数据记录，具体文件构成以你拿到的版本为准。下面我按「先看懂题目要什么、再拆硬件怎么搭、然后软件怎么写、最后怎么调」的顺序，把这份资源拆开讲一遍。
2. 拆包先看题目：D 题的技术指标与方案边界
2.1 从赛题原文提取可量化的设计约束
电赛题目的一个特点是：题干里每一句话几乎都对应一个可测量的指标。以 2019 年 D 题为例，题目通常围绕某种信号采集与处理系统展开，核心指标包括输入信号频率范围、幅度范围、测量精度、响应时间、输出形式等。拿到压缩包后，第一件事不是打开代码，而是把题目原文和评分表对照着读一遍，把每个指标翻译成设计参数。
常见做法是建一张「指标—参数—验证方法」对照表，比如：
| 题目指标 | 设计参数 | 验证方法 |
|---|---|---|
| 输入频率范围 | 前端滤波器带宽、ADC 采样率 | 信号发生器扫频，示波器观察 |
| 测量精度 | 参考电压温漂、运放失调、ADC 有效位数 | 多点校准，记录误差曲线 |
| 响应时间 | 主循环周期、滤波算法阶数 | 阶跃输入，测输出建立时间 |
| 输出形式 | DAC 分辨率、通信协议 | 上位机读数比对 |
这张表决定了后面所有选型的边界。很多队伍翻车不是因为技术不够，而是一开始就没把指标拆清楚，做到一半发现采样率不够或者精度差一个量级，回头改硬件成本极高。
2.2 方案选型：为什么这份资源里的路线值得参考
压缩包里的方案通常不是唯一解，但它代表了一种在四天三夜内可完成、可调试、可复现的工程折中。以主控为例，当年 Ti 杯 D 题常见的主控选择包括 MSP430、STM32 或者 Ti 自家的 C2000 系列。这份资源如果用的是某一款，你重点看的是它为什么选这款：是 ADC 内置且精度够，还是 PWM 资源匹配，或者是开发环境在赛前已经熟悉。
我一般会从三个维度判断一个方案能不能抄：第一，物料是否容易在赛前备齐；第二，调试接口是否方便在线改参数；第三，代码结构是否模块化到可以单独替换某一环。如果压缩包里的代码是「一个 main 函数从头写到尾」，那参考价值主要在硬件和算法思路，软件架构得自己重搭。反过来，如果它有清晰的分层——驱动层、算法层、应用层——那直接拿来改参数就能跑。
注意：不要因为压缩包里用了某款芯片就认定必须用同款。先看指标是否满足，再看手头有什么，最后才考虑是否为了复现而采购。
3. 硬件链路复现：从传感器到 ADC 的每一级怎么设
3.1 信号调理电路的关键参数计算
D 题这类题目，前端通常需要把传感器或信号源的输出调理到 ADC 的输入范围内。压缩包里的原理图是起点，但你要会算。以常见的同相放大加偏置电路为例，假设输入信号是 ±1V 正弦，ADC 参考电压 3.3V 单极性，那么需要把信号抬升到 1.65V 中心、幅度不超过 1.65V。增益和偏置电阻的取值直接决定后面软件能不能校准回来。
# 以同相放大为例，快速估算电阻值（Python 交互式） # 目标：输入 ±1V，输出 0.15V ~ 3.15V，即增益 1.5，偏置 1.65V # 同相放大增益 G = 1 + Rf/Rg # 偏置网络用两个电阻分压得到 1.65V，再通过大电阻注入 python3 -c " G = 1.5 Rg = 10000 # 10k Rf = (G - 1) * Rg print(f'Rf = {Rf/1000:.1f} kΩ') # 分压电阻：取 10k 和 10k 得到 1.65V，注入电阻 100k 减小对信号影响 "这段计算给出的是理想值，实际选电阻时要考虑 E24 系列就近取值，然后用软件校准补掉偏差。压缩包里的原理图如果标了具体阻值，你可以反推它的设计目标，再对比自己的计算，看差异在哪。
3.2 PCB 布局中容易被忽略的三个细节
原理图对了不代表板子能用。电赛板子通常是手工焊接或者快速打样，布局上的坑特别集中。第一，模拟地和数字地的分割与单点连接，如果压缩包里给了 PCB 文件，重点看它的地平面处理；第二，ADC 参考电压的退耦电容位置，必须紧靠引脚；第三，晶振走线尽量短且包地，否则高频采样时时钟抖动会直接吃掉有效位数。
我见过不少队伍原理图完全正确，但 PCB 上把运放放在板子边缘、电源走线绕了一大圈，结果噪声大到没法读数。压缩包里的 PCB 如果经过实测，它的布局就是一份现成的参考；如果只是原理图，那布局得自己按上面三条原则来。
3.3 上电前用万用表做的静态检查
焊完板子不要直接插电。先做三件事：测电源对地阻抗，确认没有短路；测各芯片供电引脚电压，确认稳压输出正确；测运放输出静态电压，确认偏置在预期范围内。这三步花五分钟，能避免烧芯片和浪费半天排查。
# 静态检查记录表示例（手动填写） # 测试点 预期值 实测值 结论 # VCC_3V3 3.30V ____ ____ # VCC_5V 5.00V ____ ____ # OP_OUT_DC 1.65V ____ ____ # ADC_REF 3.30V ____ ____如果实测偏差超过 5%，先查电源，再查运放外围。压缩包里如果有测试记录文件，对照它的数据看你的板子是否在正常范围。
4. 软件实现：主循环、采样时序与算法整定
4.1 定时器驱动的等间隔采样框架
电赛 D 题这类系统，软件的核心是一个稳定的采样节拍。常见做法是用定时器触发 ADC，在中断里读取结果并放入缓冲区，主循环做处理和显示。压缩包里的代码如果用的是查询方式，你可以改成中断方式，实时性会好很多。
// 以 STM32 为例，定时器触发 ADC + DMA 搬运的简化框架 // 关键：采样率由定时器频率决定，DMA 负责把 ADC 数据搬到缓冲区 #define BUF_SIZE 256 uint16_t adc_buf[BUF_SIZE]; void TIM3_IRQHandler(void) { if (TIM3->SR & TIM_SR_UIF) { TIM3->SR &= ~TIM_SR_UIF; // 定时器溢出触发 ADC 转换，DMA 自动搬运 ADC1->CR2 |= ADC_CR2_SWSTART; } } void DMA1_Channel1_IRQHandler(void) { if (DMA1->ISR & DMA_ISR_TCIF1) { DMA1->IFCR |= DMA_ISR_TCIF1; // 半满或全满时置标志，主循环处理 adc_ready = 1; } }这里定时器频率就是采样率，DMA 缓冲区大小决定一次处理的数据块。参数怎么定：采样率至少是信号最高频率的 10 倍，缓冲区大小取 2 的幂方便做 FFT。压缩包里的参数如果和你的信号不匹配，改定时器预分频和重装载值即可。
4.2 数字滤波与校准：把原始 ADC 值变成可信数据
ADC 读回来的值包含噪声和系统误差。常见处理是先用滑动平均或中值滤波去掉突发干扰，再用两点校准修正增益和偏置。压缩包里如果有校准代码，重点看它的参考点怎么取的。
# 两点校准示例：用已知输入 V1、V2 对应的 ADC 读数 D1、D2 # 计算实际电压 V = k * D + b def calc_calibration(D1, V1, D2, V2): k = (V2 - V1) / (D2 - D1) b = V1 - k * D1 return k, b # 假设实测：输入 0.5V 时读数 620，输入 2.5V 时读数 3100 k, b = calc_calibration(620, 0.5, 3100, 2.5) print(f"k={k:.6f}, b={b:.6f}") # 之后每次读数 D，实际电压 = k*D + b校准点的选择有讲究：尽量覆盖量程的 10% 和 90% 附近，不要取太靠近端点，否则非线性误差会放大。如果压缩包里只给了一个校准点，那只能修偏置，增益误差修不了，精度要求高时得自己补第二个点。
4.3 控制环路参数整定的实操顺序
如果 D 题涉及闭环控制，比如稳幅、稳频或者位置跟踪，参数整定就是最后一道坎。我一般按「先比例、再积分、后微分」的顺序来，每调一个参数都记录超调量和建立时间。压缩包里的参数是在它的硬件上整出来的，换一块板子或者换一个执行器，参数必须重调。
# 参数整定记录表（手动填写） # 轮次 Kp Ki Kd 超调量 建立时间 结论 # 1 1.0 0 0 ____ ____ ____ # 2 2.0 0 0 ____ ____ ____ # 3 2.0 0.1 0 ____ ____ ____整定过程中如果出现持续振荡，先把积分项清零，回到纯比例，降低 Kp 直到稳定，再重新加积分。这一步没有捷径，但有了压缩包里的参考参数，起点会近很多。
5. 避坑与排查：五条血泪经验
5.1 现象：ADC 读数跳动大，软件滤波压不住
原因：多半是模拟地和数字地没有单点连接，或者参考电压退耦电容离引脚太远。软件滤波只能压随机噪声，压不住周期性干扰。
解决：先查 PCB 地平面，确认模拟部分和数字部分只在一点连接；再在参考电压引脚旁补 100nF 和 10uF 电容；最后用示波器看 ADC 输入引脚上的实际波形，如果能看到明显纹波，问题在硬件不在软件。
5.2 现象：采样率设高了，数据反而更差
原因：ADC 的采样保持时间不够，或者输入阻抗太高导致采样电容充不满。很多新手以为采样率越高越好，忽略了 ADC 前端驱动能力。
解决：查 ADC 手册里的最大输入阻抗和最小采样时间，在采样率和精度之间取平衡。常见做法是加一级运放缓冲，降低输出阻抗，再提高采样率。
5.3 现象：代码在开发板上跑得好，焊到板子上就不行
原因：开发板有完整的电源滤波和地平面，自制板子往往省了这些。另外开发板的晶振和复位电路是现成的，自制板子可能晶振不起振或者复位不可靠。
解决：对照开发板的电源部分，在自制板子上补足退耦电容；用示波器测晶振引脚，确认起振且频率正确；复位引脚加 RC 延时，确保上电复位可靠。
5.4 现象：校准后精度还是不够，误差随温度变化
原因：用了普通的碳膜电阻或者低精度基准源，温漂大。电赛现场温度变化加上芯片自身发热，误差就出来了。
解决：关键电阻换金属膜，基准源换低温漂型号。如果压缩包里的物料清单没有标注精度和温漂，自己按指标要求重新选。校准可以在开机时做一次，也可以定期做，看题目允许的时间。
5.5 现象：上位机显示正常，但实际输出不对
原因：通信协议解析错了，或者数据类型转换时丢了符号位。比如 ADC 是 12 位无符号，上位机按有符号解析，小信号全变成大负数。
解决：先用固定测试数据走一遍通信链路，确认收发一致；再检查数据类型的定义，无符号和有符号不要混用；最后在协议里加校验和，避免误码被当成有效数据。
6. 进阶用法：把这份资源变成你自己的模板库
拆完这份压缩包，最有价值的不是某一个具体电路或者某一段代码，而是它提供了一套可复用的工程框架。我的习惯是把它拆成三个模板库：硬件模板、驱动模板、算法模板。硬件模板包括电源部分、信号调理部分、主控最小系统，下次遇到类似题目直接拼；驱动模板包括定时器配置、ADC 配置、通信接口配置，改改参数就能用；算法模板包括滤波、校准、控制环路，把参数接口留出来，现场整定。
具体操作上，我会在压缩包基础上建一个「赛前检查清单」，每次拿到新题目先过一遍：
| 检查项 | 确认内容 | 本次结论 |
|---|---|---|
| 指标拆解 | 每个指标对应可测参数 | ____ |
| 物料齐套 | 关键芯片、电阻电容精度 | ____ |
| 硬件模板 | 电源、调理、主控是否可复用 | ____ |
| 驱动模板 | 定时器、ADC、通信是否可复用 | ____ |
| 算法模板 | 滤波、校准、控制是否可复用 | ____ |
| 调试接口 | 是否留出在线改参数通道 | ____ |
这份清单走一遍，基本能避免「做到一半发现方向错了」这种最贵的坑。从那以后我每次带人做电赛，都强制先拆指标再动烙铁，先跑通最小系统再加功能。希望这份拆解帮到你，少走几天弯路。
本文还有配套的精品资源，点击获取
